|
μModule Data Acquisition Solution Eases Engineering Challenges for a Diverse Set of Precision Applications 作者：Maithil Pachchigar，ADI公司系統應用工程師 數據采集系統級挑戰 系統架構師和電路硬件設計人員針對最終應用（如測試和測量、工業(yè)自動(dòng)化、醫療健康或航空航天和防務(wù)）需求，往往要耗費大量研發(fā)(R&D)資源來(lái)開(kāi)發(fā)高性能、分立式精密線(xiàn)性信號鏈模塊，以實(shí)現測量和保護、調節和采集或合成和驅動(dòng)。本文將重點(diǎn)討論精密數據采集子系統，如圖1所示。 電子行業(yè)瞬息萬(wàn)變，隨著(zhù)對研發(fā)預算和上市時(shí)間(TTM)的控制日益嚴苛，用于構建模擬電路并制作原型來(lái)驗證其功能的時(shí)間也越來(lái)越少。在散熱性能和印刷電路板(PCB)密度受限的情況下，硬件設計人員需要通過(guò)尺寸不斷縮小的復雜設計提供先進(jìn)的精密數據轉換性能和更高的魯棒性。通過(guò)系統級封裝(SiP)技術(shù)實(shí)現的異構集成，繼續推動(dòng)電子行業(yè)朝著(zhù)更高密度、更多功能、更強性能和更長(cháng)的平均無(wú)故障時(shí)間的趨勢發(fā)展。本文將介紹ADI公司如何利用異質(zhì)集成改變精密轉換競爭環(huán)境，并提供對應用產(chǎn)生重大影響的解決方案。 
圖1.高級數據采集系統框圖 系統設計人員面臨諸多挑戰，不僅需要為最終原型選擇器件并優(yōu)化設計，還要滿(mǎn)足驅動(dòng)ADC輸入、保護ADC輸入以使其免受過(guò)壓事件影響、最大限度地降低系統功耗、用低功耗微控制器和/或數字隔離器實(shí)現更高的系統吞吐量等技術(shù)要求。隨著(zhù)OEM更多地關(guān)注系統軟件和應用，以打造獨特的系統解決方案，他們也將更多的資源分配給軟件開(kāi)發(fā)，而不是硬件開(kāi)發(fā)。這樣就增加了硬件開(kāi)發(fā)的壓力，需要進(jìn)一步減少設計迭代。 開(kāi)發(fā)數據采集信號鏈的系統設計人員通常需要高輸入阻抗才能與各種傳感器直接接口，這些傳感器可能具有變共模電壓和單極或雙極單端或差分輸入信號。我們通過(guò)圖2全面分析一下使用分立式器件實(shí)現的典型信號鏈，從而了解系統設計人員的一些主要技術(shù)難點(diǎn)。圖中所示為精密數據采集子系統的關(guān)鍵部分，其中20 V p-p儀表放大器輸出施加于全差分放大器(FDA)的同相輸入。此FDA提供必要的信號調理，包括電平轉換、信號衰減，輸出擺幅在0 V和5 V之間，輸出共模電壓為2.5 V，相位相反，從而為ADC輸入提供10 V p-p差分信號，以最大限度地擴大其動(dòng)態(tài)范圍。儀表放大器采用±15 V的雙電源供電，而FDA由+5 V/–1 V供電，ADC由5 V電源供電。用反饋電阻(RF1 = RF2)與增益電阻(RG1 = RG2)的比值，將FDA增益設置為0.5。FDA的噪聲增益(NG)定義為：
其中β1和β2為反饋系數：
圖2.典型數據采集信號鏈的簡(jiǎn)化原理圖 本節將探討FDA周?chē)碾娐凡黄胶猓处? ≠ β2）或反饋和增益電阻（RG1、RG2、RF1、RF2）的不匹配對SNR、失真、線(xiàn)性度、增益誤差、偏移和輸入共模抑制比等關(guān)鍵技術(shù)參數有何影響。FDA的差分輸出電壓取決于VOCM，因此，當反饋系數β1和β2不相等時(shí)，輸出幅度或相位的任何不平衡都會(huì )在輸出端產(chǎn)生不良共模成分，這些共模成分以噪聲增益放大后，會(huì )導致FDA的差分輸出中存在冗余噪聲和失調。因此，增益/反饋電阻的比值必須匹配。換言之，輸入源阻抗和RG2 (RG1)的組合應匹配（即β1 = β2），以避免信號失真和各輸出信號的共模電壓失配，并防止FDA的共模噪聲增加。要抵消差分失調并避免輸出失真，可添加一個(gè)與增益電阻(RG1)串聯(lián)的外部電阻。不僅如此，增益誤差偏移還受電阻類(lèi)型的影響，例如薄膜、低溫度系數電阻等，而在成本和電路板空間受限的情況下尋找匹配的電阻并不容易。 此外，由于額外成本和PCB上的空間有限，很多設計人員在創(chuàng )建單數雙極性電源時(shí)遇到不少麻煩。設計人員還需要仔細選擇合適的無(wú)源器件，包括RC低通濾波器（放在A(yíng)DC驅動(dòng)器輸出和ADC輸入之間）以及用于逐次逼近寄存器(SAR) ADC動(dòng)態(tài)參考節點(diǎn)的去耦電容。RC濾波器有助于限制ADC輸入端噪聲，并減少來(lái)自SAR ADC輸入端容性DAC的反沖。應選擇C0G或NP0型電容和合理的串聯(lián)電阻值，使放大器保持穩定并限制其輸出電流。最后，PCB布局對于保持信號完整性以及實(shí)現信號鏈的預期性能至關(guān)重要。 簡(jiǎn)化客戶(hù)的設計進(jìn)程 許多系統設計人員最終都是為相同的應用設計不同的信號鏈架構。然而，并非所有設計都適用同一種信號鏈，因此ADI公司提供具有先進(jìn)性能的完整信號鏈μModule解決方案，專(zhuān)注于信號鏈、信號調理和數字化的通用部分，以此彌補標準分立器件和高度集成的客戶(hù)特定IC之間的缺口，幫助解決主要難點(diǎn)。 ADAQ4003是SiP解決方案，較好地兼顧了降低研發(fā)成本和縮減尺寸兩方面因素，同時(shí)加快了原型制作。 ADAQ4003 μModule精密數據采集解決方案采用ADI的先進(jìn)SiP技術(shù)，將多個(gè)通用信號處理和調理模塊以及關(guān)鍵無(wú)源器件集成到單個(gè)設備中（見(jiàn)圖5）。ADAQ4003包括低噪聲、FDA、穩定的基準電壓源緩沖器和高分辨率18位、2 MSPS SAR ADC。 ADAQ4003通過(guò)將元件選擇、優(yōu)化和布局從設計人員轉移到器件本身，簡(jiǎn)化了信號鏈設計，縮短了精密測量系統的開(kāi)發(fā)周期，并解決了上一節討論的所有主要問(wèn)題。FDA周?chē)木茈娮桕嚵惺褂肁DI專(zhuān)有的iPassives技術(shù)構建，可解決電路不平衡問(wèn)題，減少寄生效應，有助于實(shí)現高達0.005%的出色增益匹配，并優(yōu)化漂移性能(1 ppm/°C)。與分立式無(wú)源器件相比，iPassives技術(shù)還具有尺寸優(yōu)勢，從而最大限度地減少了與溫度相關(guān)的誤差源，并減少了系統級校準工作。FDA提供快速建立和寬共模輸入范圍以及精確的可配置增益選項（0.45、0.52、0.9、1或1.9）性能，允許進(jìn)行增益或衰減調節，支持全差分或單端到差分輸入。 ADAQ4003在A(yíng)DC驅動(dòng)器和ADC之間配置了一個(gè)單極點(diǎn)RC濾波器，旨在最大限度地減少建立時(shí)間，增加輸入信號帶寬。此外為基準電壓節點(diǎn)和電源提供了所有必要的去耦電容，以簡(jiǎn)化物料清單(BOM)。ADAQ4003還內置一個(gè)配置為單位增益的基準電壓緩沖器，用于驅動(dòng)SAR ADC基準電壓節點(diǎn)和相應去耦電容的動(dòng)態(tài)輸入阻抗，實(shí)現優(yōu)化性能。REF引腳上的10 μF是在位判斷過(guò)程中幫助補充內部電容DAC電荷的關(guān)鍵要求，對于實(shí)現峰值轉換性能至關(guān)重要。與許多傳統SAR ADC信號鏈相比，通過(guò)內置基準電壓緩沖器，由于基準電壓源驅動(dòng)高阻抗節點(diǎn)，而不是SAR電容陣列的動(dòng)態(tài)負載，因此用戶(hù)可以實(shí)現功耗更低的基準電壓源。而且可以靈活選擇與所需模擬輸入范圍匹配的基準電壓緩沖器輸入電壓。 小尺寸簡(jiǎn)化了PCB布局并支持高通道密度 與傳統分立式信號鏈相比（如圖3所示），ADAQ4003的7 mm × 7 mm BGA封裝尺寸至少縮減了4倍，可在不犧牲性能的情況下實(shí)現小型儀器儀表。
圖3.ADAQ4003 μModule器件與分立信號鏈解決方案的尺寸對比 印刷電路板布局對于保持信號完整性以及實(shí)現信號鏈的預期性能至關(guān)重要。ADAQ4003的模擬信號位于左側，數字信號位于右側，這種引腳排列可以簡(jiǎn)化布局。換言之，這樣設計人員就能夠將敏感的模擬部分和數字部分保持分離，并限制在電路板的一定區域內，避免數字和模擬信號交叉以減輕輻射噪聲。ADAQ4003集成了用于基準電壓源(REF)和電源（VS+、VS−、VDD和VIO）引腳的所有必要的（低等效串聯(lián)電阻(ESR)和低等效串聯(lián)電感(ESL)）去耦陶瓷電容。這些電容在高頻時(shí)會(huì )提供低阻抗接地路徑，以便處理瞬態(tài)電流。 無(wú)需外部去耦電容，沒(méi)有這些電容，也就不會(huì )產(chǎn)生已知的性能影響或任何EMI問(wèn)題。通過(guò)移除用于形成板載供電軌（REF、VS+、VS−、VDD和VIO）的基準電壓源和LDO穩壓器輸出端的外部去耦電容，在A(yíng)DAQ4003評估板上可以驗證這一性能影響。圖4顯示了不論使用還是移除外部去耦電容，雜散噪聲都被隱藏在低于−120 dB的本底噪聲下。ADAQ4003采用小尺寸設計，可實(shí)現高通道密度PCB布局，同時(shí)減輕了散熱挑戰。但是，各器件的布局和PCB上各種信號的路由至關(guān)重要。輸入和輸出信號采用對稱(chēng)路由，同時(shí)電源電路遠離單獨電源層上的模擬信號路徑，并采用盡可能寬的走線(xiàn)，對于提供低阻抗路徑、減小電源線(xiàn)路上的毛刺噪聲影響以及避免EMI問(wèn)題尤其重要。
圖4.提供短路輸入ADAQ4003 FFT，在移除各個(gè)供電軌的外部去耦電容前后性能保持不變 使用高阻抗PGIA驅動(dòng)ADAQ4003 如前所述，通常需要高輸入阻抗前端才能直接與各種類(lèi)型的傳感器連接。大多數儀器儀表和可編程增益儀表放大器(PGIA)具有單端輸出，無(wú)法直接驅動(dòng)全差分數據采集信號鏈。但是，LTC6373 PGIA提供全差分輸出、低噪聲、低失真和高帶寬，可直接驅動(dòng)ADAQ4003而不影響精密性能，因此適合許多信號鏈應用。 LTC6373通過(guò)可編程增益設置（使用A2、A1和A0引腳）在輸入端和輸出端實(shí)現直流耦合。 在圖5中，LTC6373采用差分輸入至差分輸出配置和±15 V雙電源。根據需要，LTC6373也可采用單端輸入至差分輸出配置。LTC6373直接驅動(dòng)ADAQ4003，其增益設置為0.454。LTC6373的VOCM引腳接地，其輸出擺幅在−5.5 V和+5.5 V之間（相位相反）。ADAQ4003的FDA對LTC6373的輸出進(jìn)行電平轉換以匹配ADAQ4003所需的輸入共模，并提供利用ADAQ4003 μModule器件內ADC最大2倍VREF峰值差分信號范圍所需的信號幅度。圖6和圖7顯示使用LTC6373的各種增益設置的SNR和THD性能，而圖8顯示圖5所示電路配置的±0.65 LSB/±0.25 LSB的INL/DNL性能。
圖5.LTC6373驅動(dòng)ADAQ4003（增益 = 0.454，2 MSPS）
圖6.SNR與LTC6373增益設置，LTC6373驅動(dòng)ADAQ4003（增益 = 0.454，2 MSPS）
圖7.THD與LTC6373增益設置，LTC6373驅動(dòng)ADAQ4003（增益 = 0.454，2 MSPS）
圖8.INL/DNL性能，LTC6373（增益 = 1）驅動(dòng)ADAQ4003（增益 = 0.454） ADAQ4003 μModule應用案例：ATE 本節將重點(diǎn)介紹ADAQ4003如何適用于A(yíng)TE的源表(SMU)和設備電源。這些模塊化儀器儀表用于測試快速增長(cháng)的智能手機、5G、汽車(chē)和物聯(lián)網(wǎng)市場(chǎng)的各種芯片類(lèi)型。這些精密儀器儀表具有拉電流/灌電流功能，每個(gè)處理程控電壓電流調節的通道都需要一個(gè)控制環(huán)路，并且它們需要高精度（特別是良好的線(xiàn)性度）、速度、寬動(dòng)態(tài)范圍（用于測量μA/μV信號電平）、單調性和小尺寸，以容納同時(shí)增加的通道數。ADAQ4003提供出色的精密性能，可減少終端系統的器件數量，并允許在電路板空間受限的情況下提高通道密度，同時(shí)減輕了此類(lèi)直流測量可擴展測試儀器儀表的校準工作和散熱挑戰。ADAQ4003的高精度與快速采樣速率相結合，可降低噪聲，并且無(wú)延遲，因此非常適合控制環(huán)路應用，可提供出色的階躍響應和快速建立時(shí)間，從而提高測試效率。ADAQ4003通過(guò)消除因自身漂移和電路板空間限制而需要在儀器儀表上分配基準電壓的緩沖區，幫助減輕了設計負擔。此外，漂移性能和元件老化決定測試儀器儀表的精度，因此ADAQ4003的確定性漂移降低了重新校準的成本，縮短了儀器儀表的停機時(shí)間。ADAQ4003滿(mǎn)足這些要求，使儀器儀表能夠測量較低的電壓和電流范圍，有助于針對各種負載條件優(yōu)化控制環(huán)路，從而明顯改善儀器儀表的工作特性、測試效率、吞吐量和成本。這些儀器儀表的高測試吞吐量和較短的測試時(shí)間將幫助最終用戶(hù)降低測試成本。SMU高級框圖如圖9所示，相應的信號鏈如圖5所示。
圖9.源表簡(jiǎn)化框圖 高吞吐速率支持ADAQ4003的過(guò)采樣，從而實(shí)現較低的有效值噪聲并可在寬帶寬范圍內檢測到小振幅信號。對ADAQ4003進(jìn)行4倍過(guò)采樣可額外提供1位分辨率（這是因為ADAQ4003提供了足夠的線(xiàn)性度，如圖8所示），或增加6 dB的動(dòng)態(tài)范圍，換言之，由于此過(guò)采樣而實(shí)現的動(dòng)態(tài)范圍改進(jìn)定義為：ΔDR = 10 × log10 (OSR)，單位dB。ADAQ4003的典型動(dòng)態(tài)范圍在2 MSPS時(shí)為100 dB，對于5 V基準電壓源，其輸入對地短路。因此，ADAQ4003在1.953 kSPS輸出數據速率下進(jìn)行1024倍過(guò)采樣時(shí)，它提供約130 dB的出色動(dòng)態(tài)范圍，增益為0.454和0.9，可以精確地檢測出幅度極小的μV信號。圖10顯示了ADAQ4003在各種過(guò)采樣速率和1 kHz及10 kHz輸入頻率下的動(dòng)態(tài)范圍和SNR。
圖10.ADAQ4003各種輸入頻率下的動(dòng)態(tài)范圍以及SNR與過(guò)采樣速率(OSR)
圖11.使用信號鏈μModule技術(shù)降低總擁有成本 結論 本文介紹了與設計精密數據采集系統相關(guān)的一些重要方面和技術(shù)挑戰，以及ADI公司如何利用其線(xiàn)性和轉換器領(lǐng)域知識開(kāi)發(fā)高度差異化的ADAQ4003信號鏈μModule解決方案，來(lái)解決一些棘手的工程設計問(wèn)題。ADAQ4003能夠減輕工程設計工作，如器件選擇和構建可投入量產(chǎn)的原型，使系統設計人員能夠更快地為最終客戶(hù)提供出色的系統解決方案。ADAQ4003 μModule器件出色的精度性能和小尺寸對各種精密數據轉換應用頗具實(shí)用價(jià)值，具體應用包括自動(dòng)化測試設備（SMU、DPS）、電子測試和測量（阻抗測量）、醫療健康（生命體征監測、診斷、成像）和航空航天（航空）等，以及一些工業(yè)用途（機器自動(dòng)化輸入/輸出模塊）。ADAQ4003等μModule解決方案可顯著(zhù)降低系統設計人員的總擁有成本（如圖11所示的各項），降低PCB組裝成本，通過(guò)提高批次產(chǎn)量增強生產(chǎn)支持，支持可擴展/模塊化平臺的設計重用，還簡(jiǎn)化了最終應用的校準工作，同時(shí)加快了上市時(shí)間。 作者簡(jiǎn)介 Maithil Pachchigar是ADI公司在美國馬薩諸塞州威明頓市的精密技術(shù)和平臺部門(mén)的系統應用工程師。2010年加入ADI公司以來(lái)，他致力于儀器儀表、工業(yè)和醫療健康行業(yè)的精密轉換器產(chǎn)品組合工作和客戶(hù)支持。自2005年以來(lái)，Maithil一直在半導體行業(yè)工作，并已獨立及合作發(fā)表多篇技術(shù)文章。Maithil于2003年獲印度S.V.國家技術(shù)學(xué)院電子工程學(xué)學(xué)士學(xué)位，2006年獲圣何塞州立大學(xué)的電氣工程碩士學(xué)位，2010年獲硅谷大學(xué)MBA學(xué)位。聯(lián)系方式：maithil.pachchigar@analog.com。 |
