|
新工具套件增強了PolarFire FPGA在邊緣計算系統中進(jìn)行硬件加速的用途 由于邊緣計算應用需要綜合考慮性能與低功耗，因此帶動(dòng)了開(kāi)發(fā)人員將現場(chǎng)可編程門(mén)陣列（FPGA）用作高能效加速器的需求，這種做法還能夠提供靈活性和加快上市時(shí)間。然而，大部分邊緣計算、計算機視覺(jué)和工業(yè)控制算法都是由開(kāi)發(fā)人員使用C++語(yǔ)言原生開(kāi)發(fā)的，而他們對底層FPGA硬件知之甚少或一無(wú)所知。為了支持這一重要的開(kāi)發(fā)群體，Microchip Technology Inc.（美國微芯科技公司）推出了名為SmartHLS的HLS設計工作流程，成為其PolarFire FPGA系列產(chǎn)品的新成員。SmartHLS可以將C++算法直接轉換為FPGA優(yōu)化的寄存器傳輸級（RTL）代碼，從而極大提升了生產(chǎn)力和設計的便利性。 
Microchip FPGA業(yè)務(wù)部副總裁Bruce Weyer表示：“SmartHLS增強了Microchip的Libero SoC設計工具套件的功能，使屢獲殊榮的中等帶寬PolarFire和PolarFire SoC平臺的巨大優(yōu)勢能夠被不同的算法開(kāi)發(fā)者群體所利用，而無(wú)需成為FPGA硬件專(zhuān)家。結合Microchip的VectorBlox神經(jīng)網(wǎng)絡(luò )軟件開(kāi)發(fā)工具包，新套件將大大提高設計人員的工作效率，可使用基于C/C++算法并利用基于FPGA的硬件加速器，為嵌入式視覺(jué)、機器學(xué)習、電機控制和工業(yè)自動(dòng)化等應用開(kāi)發(fā)尖端解決方案�！� 基于開(kāi)源Eclipse集成開(kāi)發(fā)環(huán)境，SmartHLS設計套件使用C++軟件代碼生成HDL IP組件，以集成到Microchip的Libero SmartDesign項目中。這使工程師能夠在比傳統FPGA RTL工具更高的抽象層次上描述硬件行為。與其他HLS產(chǎn)品相比，它通過(guò)多線(xiàn)程應用編程接口（API）并發(fā)執行硬件指令，并簡(jiǎn)化復雜硬件并行性的表達，在減少開(kāi)發(fā)時(shí)間的同時(shí)進(jìn)一步提高生產(chǎn)力。 SmartHLS工具所需的代碼行數是同等RTL設計的十分之一，而且由此產(chǎn)生的代碼更容易閱讀、理解、測試、調試和驗證。該工具還簡(jiǎn)化了對硬件微架構設計的取舍，并使開(kāi)發(fā)人員能將已有的C++軟件用于PolarFire FPGA和FPGA SoC。 關(guān)于PolarFire FPGA系列產(chǎn)品 PolarFire FPGA和FPGA SoC可在中等帶寬密度下提供業(yè)界最低功耗，以解決邊緣計算系統設計難題。Microchip最近發(fā)布了低密度系列新產(chǎn)品，它們的靜態(tài)功耗是其他產(chǎn)品的一半，并提供業(yè)界最小的發(fā)熱區域，使開(kāi)發(fā)人員能夠降低系統成本，滿(mǎn)足熱管理要求，而不用放棄帶寬。新工具支持這些新FPGA產(chǎn)品以及SmartFusion 2 FPGA和IGLOO 2 FPGA。 供貨 開(kāi)發(fā)人員現在可以使用SmartHLS v2021.2工具啟動(dòng)設計。用戶(hù)可以通過(guò)Microchip網(wǎng)站上獲取該工具。它是最近發(fā)布的Libero SoC V2021.2設計套件的組成部分，也可以作為獨立軟件使用。完整的產(chǎn)品信息請點(diǎn)擊此處查閱。 |
