|
How to Minimize the Number, and Size, of Output Capacitors in Your Power Supply Design 作者：Frederik Dostal，ADI 現場(chǎng)應用工程師 電源輸出電容一般是100 nF至100 μF的陶瓷電容，它們耗費資金，占用空間，而且，在遇到交付瓶頸的時(shí)候還會(huì )難以獲得。所以，如何最大限度減小輸出電容的數量和尺寸，這個(gè)問(wèn)題反復被提及。 輸出電容造成的影響 論及此問(wèn)題，輸出電容的兩種影響至關(guān)重要：對輸出電壓紋波的影響，以及在負載瞬變后對輸出電壓的影響。 首先，我們來(lái)看一看輸出電容這個(gè)詞。這些電容一般安裝在電源的輸出端。但是，許多電力負載（電力消耗對象），例如FPGA，都需要使用一定數量的輸入電容。圖1顯示的是一種典型的包含負載和FPGA的電源設計。如果在電路板上，電壓生成電路和耗電電路之間的距離非常短，那么電源輸出電容和負載輸入電容之間的界限就會(huì )變得非常模糊。 通常需要利用某種物理分隔方法來(lái)加以區分，而這會(huì )導致產(chǎn)生大量寄生電感(Llayout)。 
圖1. ADI公司 LTC3311開(kāi)關(guān)穩壓器，包含所連接的FPGA對應的輸出電容和輸入電容。 電源輸出端的電容形成決定了降壓型（降壓）開(kāi)關(guān)穩壓器的電壓紋波。此時(shí)，經(jīng)驗法則適用：輸出紋波電壓等于電感紋波電流 X 輸出電容的電阻。
這個(gè)電阻ZCout由電容的大小和數量，以及等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)組成。如果電源輸出端只有一個(gè)電容，此公式高度適用。如果是更為復雜的情況（參見(jiàn)圖1），其中包含多個(gè)并聯(lián)電容，且因為布局(Llayout)的原因產(chǎn)生了串聯(lián)電感，那么計算不會(huì )如此簡(jiǎn)單。
圖2.使用LTspice評估系統電源輸出端的不同電容。
圖3.使用LTpowerCAD優(yōu)化開(kāi)關(guān)穩壓器的控制環(huán)路，以及減少輸出電容的數量。 在這種情況下，非常適合使用LTspice®這樣的模擬工具。圖2所示為針對圖1提到的情況快速創(chuàng )建的電路圖�？梢詫⒉煌担ò‥SR和ESL）設置給單個(gè)電容。也可以考慮板布局（例如Llayout）可能產(chǎn)生的影響。然后，會(huì )仿真開(kāi)關(guān)穩壓器輸出端和負載輸入端的電壓紋波。 輸出電容也會(huì )影響負載瞬變后的輸出電壓失調。我們也可以使用LTspice仿真這一影響。此時(shí)，特別需要注意的是，在某些限制范圍內，電源控制環(huán)路的控制速度和輸出電容的電感是相互關(guān)聯(lián)的。電源控制環(huán)路的速度如果更快，那么在負載瞬變之后，只需要更少數量的輸出電容即可保持在特定的輸出控制窗口之內。 最后但同樣重要的一點(diǎn)是，LTC3311-1具有自適應電壓定位(AVP)。AVP可以利用輸入誤差電壓預算并減少輸出電容器的數量，此外，設計人員還可以通過(guò)增加環(huán)路帶寬來(lái)實(shí)現減少輸出電容的數量。 AVP在低負載條件下稍微增大輸出電壓，在高負載條件下稍微降低輸出電壓。然后，如果發(fā)生負載瞬變，則更多動(dòng)態(tài)輸出電壓偏差都發(fā)生在允許的輸出電壓范圍內。 建議使用ADI公司的LTpowerCAD®來(lái)找出哪些控制環(huán)路可以?xún)?yōu)化，以及可以減少多少個(gè)輸出電容。圖3所示為計算控制速度的屏幕截圖。其中顯示了在負載瞬變后計算得出的電壓過(guò)沖�？梢酝ㄟ^(guò)改變輸出電容、調節開(kāi)關(guān)穩壓器控制環(huán)路的速度來(lái)進(jìn)行優(yōu)化。 確定正確的參數后，即可減少電源中輸出電容的數量，如此可以節省資金和板空間，我們建議大家使用這個(gè)開(kāi)發(fā)步驟。 作者簡(jiǎn)介 Frederik Dostal曾就讀于德國埃爾蘭根大學(xué)微電子學(xué)專(zhuān)業(yè)。他于2001年開(kāi)始工作，涉足電源管理業(yè)務(wù)，曾擔任各種應用工程師職位，并在亞利桑那州鳳凰城工作了4年，負責開(kāi)關(guān)模式電源。他于2009年加入ADI公司，并在慕尼黑A(yíng)DI公司擔任電源管理現場(chǎng)應用工程師。聯(lián)系方式：frederik.dostal@analog.com。 |
