|
來(lái)源：智東西 8月18日報道，今日，2022 世界半導體大會(huì )暨南京國際半導體博覽會(huì )在南京開(kāi)幕，中科院院士、深圳大學(xué)校長(cháng)毛軍發(fā)在開(kāi)幕式暨高端論壇上發(fā)表主題演講。 在簡(jiǎn)要回顧集成電路的定義、發(fā)展簡(jiǎn)史及我國落后原因后，毛軍發(fā)院士著(zhù)重分享了集成系統的發(fā)展趨勢和挑戰，以及應重點(diǎn)關(guān)注的 4 個(gè)關(guān)鍵科技問(wèn)題。 
毛軍發(fā)院士認為：“過(guò)去 60 年是集成電路的時(shí)代，未來(lái) 60 年是集成系統的時(shí)代�！彼岬诫S著(zhù)摩爾定律面臨極限挑戰、轉折點(diǎn)臨近，半導體技術(shù)將從電路集成走向系統集成的發(fā)展新路徑，這為我國變道超車(chē)發(fā)展提供了歷史機遇。 一、EDA、裝備、器件與電路落后成因 集成電路（IC）是將晶體管、電阻、電容和電感等元器件及互連線(xiàn)制作（集成）在一小塊半導體晶片或介質(zhì)基片上，形成具有預期功能的電路。 所有元器件在結構上組成一個(gè)整體，使電路向著(zhù)高密度、大規模、小型化、低功耗、低成本和高可靠性方向發(fā)展。
集成電路是一個(gè)國家綜合科技實(shí)力乃至綜合國力的反映，是“有錢(qián)也買(mǎi)不到”的被“卡脖子”的關(guān)鍵高科技賽道，中國每年都花費巨資進(jìn)口集成電路，高端芯片基本依賴(lài)進(jìn)口。 回溯我國集成電路落后的原因，既有先進(jìn)技術(shù)受西方封鎖，也有此前曾有一段發(fā)展階段瞻前顧后，產(chǎn)學(xué)研脫節。 具體到細分領(lǐng)域，EDA 落后的主要原因是研發(fā)算法的較多，但很零散，沒(méi)有規劃、集成；大型軟件工程能力較弱，經(jīng)驗較少，用戶(hù)不愿意用國產(chǎn)軟件工具，惡性循環(huán)。 半導體裝備落后則主要是受整體能力和市場(chǎng)環(huán)境等多方面因素影響。器件與電路落后的原因包括材料落后，工藝的精細度、穩定性不足，缺工匠精神和工藝大師。 現階段，我國集成電路急需大批的高端人才。 二、“未來(lái) 60 年是集成系統的時(shí)代” 當前集成電路行業(yè)的發(fā)展方向包括延續摩爾定律（More Moore）和繞道摩爾定律（More than Moore），前者面臨物理原理極限、技術(shù)手段極限、經(jīng)濟成本極限等挑戰，后者的主流趨勢有 chiplet、異質(zhì)異構、集成系統等。 毛軍發(fā)院士判斷，過(guò)去 60 年是集成電路（IC）的時(shí)代，而未來(lái) 60 年是集成系統（IS）的時(shí)代。 他談道，集成電路（芯片）只是手段，微電子系統才是目的。集成系統從系統角度進(jìn)行一體化設計制作，將各種芯片、傳感器、元器件、天線(xiàn)、互連線(xiàn)等制作集成在一個(gè)基板上，形成具有預期功能的系統，所有芯片和元器件在結構上組成一個(gè)整體，使系統高密度、小型化、強功能、低功耗、低成本、高可靠、易設計、易制作。 這種思路，可以進(jìn)一步提高系統的設計效率和綜合性能，減少系統的成本，增加其可靠性，并降低對芯片設計以及設備的要求。
實(shí)現從集成電路到集成系統的跨越有三點(diǎn)意義，是復雜微系統集成技術(shù)發(fā)展的新途徑、后摩爾時(shí)代集成電路發(fā)展的新方向，也是半導體技術(shù)變道超車(chē)的發(fā)展新機遇。 小芯片或晶粒（chiplet）技術(shù)就是一種特殊的集成系統概念，它將單一先進(jìn)工藝的大芯片分解成多個(gè)特征模塊，每個(gè)模塊（小芯片）用各自最適合的工藝實(shí)現。小芯片技術(shù)與 SoC 逆向思維：SoC 將半導體 IP 平面集成在一個(gè)芯片里，SoIC 則是將多個(gè) chiplet 以 3D 堆疊集成。 當前集成電路前道設計加工與后道封裝逐步收斂融合。封裝集成技術(shù)的重心正慢慢從傳統后端封裝移到前端半導體代工。 中國臺灣晶圓代工龍頭企業(yè)臺積電的 3DFabric 平臺的 SoIC 采用最先進(jìn)封裝互連技術(shù) Hybrid Bonding，堆疊芯片間互連間距可以小到亞微米。目前臺積電已實(shí)現用 3DFabric 完成 12 層堆疊 SoIC。 如果臺積電助推的 3DFabric，特別是 SoIC，成為下一代芯片系統的主流技術(shù)，那么臺積電將在半導體行業(yè)更加強勢，而中國大陸原本代工較弱、封裝較強的局面將變成代工和封裝都落后。 另一個(gè)集成系統的例子是封裝中天線(xiàn)（AiP）技術(shù)。AiP 是指包含無(wú)線(xiàn)芯片的封裝結構中（上）實(shí)現的天線(xiàn)，相比于普通分立天線(xiàn)，AIP 具有更好的系統性能、更小的 PCB 面積、更低的成本，以及更短的研發(fā)周期。 第三個(gè)例子是多功能無(wú)源元件技術(shù)。電子系統中包含大量的無(wú)源元件，不同功能元件、天線(xiàn)級聯(lián)需大量轉接，引入了額外的損耗與體積；將多種元件結合為協(xié)同設計的多功能元件，則能顯著(zhù)減少系統所需元件和轉接個(gè)數，降低插損，實(shí)現小型化。 三、集成系統面臨 4 個(gè)關(guān)鍵科技問(wèn)題 半導體異質(zhì)集成技術(shù)是集成系統的最有力技術(shù)手段，能突破單一工藝的功能與性能極限，實(shí)現更強的復雜性能、優(yōu)異的綜合性能。
它將不同工藝節點(diǎn)的化合物半導體高性能器件或芯片、硅基低成本高集成度器件或芯片，與無(wú)源元件或天線(xiàn)，通過(guò)異質(zhì)鍵合或外延生長(cháng)等方式集成而實(shí)現集成電路或系統的技術(shù)。 在毛軍發(fā)院士看來(lái)，集成系統正面臨 4 個(gè)關(guān)鍵科技問(wèn)題。 首先是集成系統體系架構，包括界定集成系統的功能與性能，并進(jìn)行結構分解；芯片及各類(lèi)元器件種類(lèi)的確定，集成工藝選擇；集成系統的布局，互連方式與標準。
第二是自動(dòng)化智能化協(xié)同設計，既包括電磁-熱-應力多物理協(xié)同設計，有源 / 無(wú)源電路 / 天線(xiàn)及數字、模擬、射頻電路的多功能協(xié)同設計，也包括 IP、IPD、PDK、chiplet 等復用。 第三是異質(zhì)界面生成與工藝量化調控機理。集成系統工藝參數調整受制于電、熱、應力等多物理場(chǎng)特性。因晶格、膨脹系數差異，需建立異質(zhì)界面動(dòng)力學(xué)，認識擴散、成核、粘合機理，通過(guò)界面調控融合，實(shí)現高可靠異質(zhì)集成。 第四是無(wú)源元件、天線(xiàn)小型化，這對整個(gè)射頻集成系統至關(guān)重要。無(wú)源元件最多可占射頻電子系統元件總數的 90%，系統總面積的 80%，面積、工藝與芯片差異大。由于射頻損耗、電磁兼容與熱問(wèn)題，給小型化與性能提高帶來(lái)挑戰，需突破傳統思路，提出新的工作機理和設計理論。 結語(yǔ)：國內外均在加緊集成系統相關(guān)技術(shù)攻關(guān) 毛軍發(fā)院士分享說(shuō)，目前集成系統的集成度、工作速度正不斷提高，同時(shí)面臨多物理調控、多性能協(xié)同、多材質(zhì)融合這三個(gè)主要挑戰。
國內外在政策與產(chǎn)業(yè)方面均將集成系統相關(guān)技術(shù)視作重要發(fā)展方向。美國在 2018 年啟動(dòng)的聯(lián)合大學(xué)微電子計劃和電子復興計劃，重點(diǎn)均包括異質(zhì)集成。國內上海交通大學(xué)、中電集團、中科院、長(cháng)電科技等產(chǎn)學(xué)研機構也在開(kāi)展系統封裝研究。此外日本、韓國、新加坡等地均有異質(zhì)集成相關(guān)研究的計劃。臺積電、英特爾、IBM、三星等國內外半導體大廠(chǎng)均在做 3D 封裝集成研究。 |
