|
來(lái)源：Digi-Key 作者：Alan Yang 在電子設備的實(shí)際應用中，可能會(huì )遇到輸入電壓不穩的情況。例如使用電池的便攜式設備應用，輸入電壓Vin可能很難保持非常穩定。為了防止電壓過(guò)低或過(guò)高影響后續電路，有時(shí)有必要增加欠壓/過(guò)壓閉鎖設計。 欠壓閉鎖(UVLO)/ 過(guò)壓閉鎖(OVLO)兩個(gè)概念的定義如下： · 欠壓閉鎖(UVLO)，輸入電壓達到某一閾值，后續電路導通，可防止下游電子系統在異常低的電源電壓下工作。 · 過(guò)壓閉鎖(OVLO)，輸入電壓超過(guò)某一閾值，后續電路斷開(kāi)，可保護系統免受極高電源電壓的影響。 本文與大家探討，如何使用比較器來(lái)實(shí)現欠壓/過(guò)壓閉鎖，并利用電阻分壓器調整電源欠壓和過(guò)壓閉鎖閾值，同時(shí)通過(guò)引入遲滯設計來(lái)提高整個(gè)電路抗噪聲能力。 欠壓閉鎖(UVLO) 電路設計 如下圖所示，為了實(shí)現欠壓閉鎖(UVLO) 電路設計，我們需要： · 一個(gè)比較器 · 一個(gè)基準電源VT · 一個(gè)功率開(kāi)關(guān)（比如MOS管） · 分壓電阻，用來(lái)調節閾值 
圖1：電阻分壓設計中的欠壓閉鎖電路（圖片來(lái)源：ADI）
當輸入電壓從0 V開(kāi)始上升到UVLO閾值電壓之前，功率開(kāi)關(guān)保持斷開(kāi)狀態(tài)；超過(guò)UVLO閾值電壓，功率開(kāi)關(guān)導通，整個(gè)電路正常工作。 欠壓閉鎖(UVLO) + 過(guò)壓閉鎖(OVLO)電路設計 與使用兩個(gè)電阻串聯(lián)相比，三個(gè)電阻串聯(lián)可設置欠壓和過(guò)壓閉鎖閾值。
圖2：欠壓閉鎖(UVLO) + 過(guò)壓閉鎖(OVLO)電路設計（圖片來(lái)源：ADI） 如上圖所示，兩個(gè)比較器輸出連接到邏輯與門(mén)，邏輯與門(mén)再連接功率開(kāi)關(guān)。
當輸入電壓從0V到UVLO閾值電壓，電路斷開(kāi)；從UVLO閾值電壓到OVLO閾值電壓，電路導通；超過(guò)OVLO閾值電壓，電路斷開(kāi)。 · 功率開(kāi)關(guān)的選擇：N溝道MOS管 vs. P溝道MOS管 在欠壓/過(guò)壓閉鎖設計中，功率開(kāi)關(guān)可以使用N溝道或P溝道MOS管來(lái)實(shí)現。 使用N溝道MOS管作為功率開(kāi)關(guān)時(shí)，會(huì )有一個(gè)小問(wèn)題, 如下圖所示：
圖3：使用N溝道MOS管，作為欠壓閉鎖電路功率開(kāi)關(guān)（圖片來(lái)源：ADI） 當柵極(G)電壓為低電壓（例如：0 V）時(shí)斷開(kāi)（高電阻）。當柵極(G)電壓為高電壓時(shí)導通，為了完全導通（低電阻）N溝道MOS管，柵極(G)電壓必須比源極電壓(S)高出MOS管閾值電壓。而導通時(shí)，MOS管源極(S)與漏極(D)電壓一致，也就是要求柵極(G)電壓必須比電源電壓高出MOS管閾值電壓。因此，這需要使用電荷泵來(lái)解決這個(gè)問(wèn)題。 當然，使用一些專(zhuān)用的欠壓/過(guò)壓保護芯片——如LTC4365、LTC4367和LTC4368——它們集成了比較器和電荷泵�？沈寗�(dòng)N溝道MOSFET，同時(shí)靜態(tài)功耗較低。 P溝道MOSFET不需要使用電荷泵，但柵極電壓極性相反；也就是說(shuō)，低電壓時(shí)開(kāi)關(guān)導通，而高電壓時(shí)斷開(kāi)P溝道MOS管。 帶有遲滯功能的欠壓閉鎖電路/欠壓閉鎖電路 對于上面的應用，如果輸入電壓上升緩慢并且有噪聲，或者在電池的應用場(chǎng)景中，電池本身的內阻導致電壓隨著(zhù)負載電流變大而下降，比較器輸入電壓可能會(huì )在閾值電壓附近波動(dòng)。 為了避免這種類(lèi)型的波動(dòng)導致電路的反復振蕩，需要引入遲滯來(lái)避免這種振蕩。比如使用有磁滯的比較器，或者加一些被動(dòng)器件來(lái)實(shí)現磁滯功能，從而提高比較器抗噪聲能力。 如下圖所示，欠壓閉鎖電路中，在比較器的正輸入與輸出之間增加一個(gè)電阻（RH），來(lái)實(shí)現延遲。
圖4：帶有遲滯功能的欠壓閉鎖電路 （圖片來(lái)源：ADI）
舉個(gè)直觀(guān)的例子，假設VT=1V, RT=10 × RB： · 不加RH時(shí)，則上升和下降閾值為11 V（帶入公式1）。 · 增加RH = 100 × RB，則上升輸入閾值為11.1V（帶入公式4），下降閾值為10.09V（帶入公式5）；也就是說(shuō)，遲滯為1.01V。注意該方法對OVLO無(wú)效。 如果過(guò)壓OVLO需要帶有遲滯功能，該如何實(shí)現呢？增加遲滯的另一個(gè)方法是，可以加一個(gè)開(kāi)關(guān)來(lái)改變底部電阻有效值。
圖5：帶有遲滯功能的欠壓/過(guò)壓閉鎖電路 （圖片來(lái)源：ADI）
該方法在欠壓閉鎖電路和過(guò)壓閉鎖電路中均可使用。 · 帶磁滯功能的比較器 要實(shí)現磁滯功能，一種簡(jiǎn)便的方法是直接使用帶磁滯功能的比較器。 可以在Digi-Key篩選器中，在類(lèi)型欄中選擇“窗口”，即是帶磁滯功能的比較器。（Digi-Key帶磁滯功能比較器）
圖6：在Digi-Key網(wǎng)站中搜索帶磁滯功能比較器 這類(lèi)比較器會(huì )針對上升輸入（例如：V +窗口寬度/2）和下降輸入（例如：V - 窗口寬度/2）提供不同的閾值。
圖7：帶磁滯功能比較器的輸入輸出關(guān)系（圖片來(lái)源: ADI LTC1042CN8#PBF數據手冊） 本文小結 基于比較器的相同控制電路，利用電阻分壓器，可以輕松實(shí)現欠壓和過(guò)壓電路設計。面對電源噪聲，可以使用帶有遲滯功能的比較器，也可以調節反饋來(lái)實(shí)現遲滯功能，以防止電源超過(guò)閾值時(shí)出現電源開(kāi)關(guān)打開(kāi)和關(guān)閉顫振。 |
