|
來(lái)源: 快科技 隨著(zhù)半導體工藝深入到5nm以下，制造難度與成本與日俱增，摩爾定律的物理極限大約在1nm左右，再往下就要面臨嚴重的量子隧穿難題，導致晶體管失效。 當然，各大廠(chǎng)商的先進(jìn)工藝在實(shí)際尺寸上都是有水分的，所以紙面意義上的1nm工藝還是會(huì )有的，臺積電去年就組建團隊研發(fā)1.4nm工藝，日前CEO劉德音又表示已經(jīng)在探索比1.4nm更先進(jìn)的工藝了。 1.4nm再往下就是1nm工藝了，這也是半導體行業(yè)都在追求的工藝，去年IMEC歐洲微電子中心公布的路線(xiàn)圖顯示，2nm工藝之后是14A，也就是1.4nm工藝，預計2026年問(wèn)世，再往后就是A10工藝，也就是1nm，2028年問(wèn)世。 當然，實(shí)際能量產(chǎn)的時(shí)間可能會(huì )比2028年晚一些，畢竟新技術(shù)不跳票是不可能的。 與此同時(shí)，在2nm節點(diǎn)之后的新工藝研發(fā)生產(chǎn)中，EUV光刻機也要大升級一次，ASML預計會(huì )在2026年推出High NA技術(shù)的下一代EUV光刻機EXE:5000系列，將NA指標從當前的0.33提升到0.55，進(jìn)一步提升光刻分辨率。 但是下一代EUV光刻機的代價(jià)也很高，售價(jià)會(huì )從目前1.5億美元提升到4億美元以上，最終價(jià)格可能還要漲，30億一臺設備很考驗廠(chǎng)商的成本控制。 |
