PCB阻抗設計12問(wèn),輕松帶你搞懂阻抗!

發(fā)布時(shí)間:2024-1-5 11:32    發(fā)布者:華秋電子
阻抗,工程師們都接觸過(guò),但能把阻抗說(shuō)清楚的工程師少之又少。阻抗看似簡(jiǎn)單,實(shí)則難以言表。
下面我們用快問(wèn)快答的方式,輕松幫你搞懂阻抗!

01 問(wèn):什么是阻抗?
答:在有電阻、電感電容電路里,對交流電所起的阻礙作用叫做阻抗。阻抗常用Z表示。阻抗由電阻、感抗和容抗三者組成,但不是三者簡(jiǎn)單相加。阻抗的單位是歐姆。
PCB中的阻抗是指電路板上導線(xiàn)、電源、負載和其他元件之間的電阻抗。PCB阻抗控制是設計PCB電路板的重要環(huán)節,以確保電路板性能和穩定性。在高速電路設計中,保持適當的阻抗至關(guān)重要,因為不適當的阻抗會(huì )導致信號受到嚴重的噪聲干擾。

02 問(wèn):什么是單端阻抗?
答:?jiǎn)味俗杩故翘匦宰杩沟囊环N,它是指電路中單個(gè)信號線(xiàn)的阻抗。在單端傳輸中,信號通過(guò)單個(gè)信號線(xiàn)進(jìn)行傳輸。



03 問(wèn):什么是差分阻抗?
答:差分信號線(xiàn)結構用于控制阻抗,驅動(dòng)端輸入極性相反的兩個(gè)信號波形,由兩根差分線(xiàn)傳送,接收端減法處理,這種方式在高速數模電路中用于提升信號完整性和抗噪聲干擾。



04 問(wèn):什么是共面阻抗?
答:共面阻抗是信號線(xiàn)在GND/VCC間傳輸時(shí)的測試阻抗,共面波導是高頻和微波電路中常見(jiàn)的平面結構導體線(xiàn)路。共面阻抗與波導的幾何形狀、導體寬度、介質(zhì)參數等因素有關(guān),通過(guò)調整這些因素可以控制電磁波在共面波導中的傳播特性。共面阻抗的大小決定了電磁波在共面波導中的傳播特性。



05 問(wèn):?jiǎn)味俗杩篂槭裁纯刂?0歐姆?
答:50歐姆是業(yè)界默認值,具有便于加工、損耗低的優(yōu)勢,但并非必須的。取決于接口,如75歐姆是遠程通訊標準,線(xiàn)纜和天線(xiàn)使用75歐姆時(shí)需匹配PCB線(xiàn)路阻抗。特殊芯片可通過(guò)改善驅動(dòng)能力降低阻抗,提高EMI和串擾抑制效果。例如,Intel要求阻抗控制在37歐姆、42歐姆甚至更低。

06 問(wèn):差分阻抗為什么控制100歐姆?
答:差分阻抗和單端阻抗的設定具有一定的歷史沿革和應用背景。這些阻抗值的確定主要是為了滿(mǎn)足特定接口和芯片的需求,以確保信號的穩定傳輸和良好的電氣性能。常見(jiàn)的阻抗值為100歐姆,也有90歐姆和85歐姆的,這些阻抗值的設定可以減少信號反射、干擾和失真,提高信號的傳輸效率。

07 問(wèn):差分線(xiàn)為什么要平行走線(xiàn)?
答:差分線(xiàn)通常采用平行走線(xiàn)設計,以提高抗干擾能力和保持阻抗連續性。這種設計保持兩條線(xiàn)之間的耦合程度不變,確保阻抗連續性。
然而,差分線(xiàn)的定義并不要求必須平行。在不采用平行走線(xiàn)設計時(shí),需確保間距大于5W,單線(xiàn)阻抗一致,且外界干擾較小。這樣可以實(shí)現不平行走線(xiàn),無(wú)需耦合兩條線(xiàn)。
在測試夾具中,差分線(xiàn)通常為單端走線(xiàn),阻抗控制為50歐姆。使用飛線(xiàn)或同軸線(xiàn)連接兩條線(xiàn),只要最終匯集到接收端,也可進(jìn)行差分傳輸。



08 問(wèn):差分線(xiàn)不做等長(cháng)可以嗎?
答:不可以,差分線(xiàn)最重要的物理規則要求是等長(cháng)。
差分線(xiàn)等長(cháng)至關(guān)重要,因為接收端對兩條線(xiàn)信號進(jìn)行差異運算。信號為梯形波,不等長(cháng)的線(xiàn)會(huì )導致相位誤差,可能導致傳輸錯誤。理想信號應為波峰對波谷,但不等長(cháng)線(xiàn)可能導致相位差異達180度,使傳輸出錯。
即使相位差較小,如30度,也會(huì )嚴重影響眼圖,使差模分量轉變?yōu)楣材7至,降低共?箶_能力。因此,差分線(xiàn)等長(cháng)是關(guān)鍵指標,通常要求誤差不超過(guò)5mil,最大允許10mil誤差。



09 問(wèn):差分對可以不同層走線(xiàn)嗎?
答:是可以采用上下兩層走線(xiàn)的方式,并且理論上這種方式比同層走線(xiàn)更優(yōu)。首先,BGA出線(xiàn)更容易實(shí)現。更重要的是,通過(guò)將差分線(xiàn)分布在不同的層上,可以大大減小玻纖效應的影響。
然而,在實(shí)際工程中,由于加工工藝的限制,不同層的走線(xiàn)可能會(huì )出現隨機誤差,導致上下兩層走線(xiàn)無(wú)法準確重疊。這種誤差可能會(huì )對差分線(xiàn)的性能產(chǎn)生嚴重影響,因此這種走線(xiàn)方式有一定的缺陷。



10 問(wèn):高速PCB設計那些影響阻抗?
答:
1、線(xiàn)寬:阻抗線(xiàn)寬與阻抗成反比,線(xiàn)寬越細,阻抗越高,線(xiàn)寬越粗,阻抗越低。
2、銅箔:銅箔厚度與阻抗成反比,銅厚越厚,阻抗越低,銅厚越薄,阻抗越高。
3、線(xiàn)距:間距與阻抗成正比,間距越大,阻抗越大,間距越小,阻抗越小。
4、共面:阻抗線(xiàn)距導體的間距與阻抗成正比,間距越大,阻抗越大,間距越小,阻抗越小。

11 問(wèn):PCB制版選材那些影響阻抗?
答:
1、介質(zhì)厚度:介質(zhì)厚度與阻抗成正比,介質(zhì)越厚則阻抗越高,介質(zhì)越薄則阻抗越低。
2、介電常數:介電常數與阻抗成反比,介電常數越高,阻抗越低,介電常數越低,阻抗越高。
3、防焊厚度:防焊厚度與阻抗成反比.在一定厚度范圍內,防焊厚度越厚,阻抗越低,防焊厚度越薄,阻抗越高。

12 問(wèn):阻抗計算那個(gè)工具最方便?
答:當然是華秋DFM啦!華秋DFM阻抗工具自動(dòng)生成疊層圖,支持單獨計算某條阻抗和全部計算所有阻抗,還支持反算功能,計算好的阻抗數據可以導出保存,同時(shí)導出阻抗計算圖和疊層圖方便用戶(hù)存檔。


本文地址:http://selenalain.com/thread-849784-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页