|
來(lái)源：IT之家 中國科學(xué)院微電子研究所發(fā)文稱(chēng)，該所劉明院士團隊設計了一款基于非易失 / 易失存儲融合型的片上學(xué)習存算一體宏芯片，并且在 14nm FinFET 工藝上驗證了具有多值存儲能力的 5 晶體管型邏輯閃存單元，編程電壓（-25%）與編程時(shí)間（-66%）較同類(lèi)型器件均獲得有效降低，相關(guān)研究成果已在 ISSCC 2024 國際會(huì )議上發(fā)表。 在此基礎上，該團隊進(jìn)一步提出了邏輯閃存單元與 SRAM 融合的新型陣列，不僅可以利用非易失與易失性存儲單元的特點(diǎn)滿(mǎn)足片上學(xué)習過(guò)程中長(cháng)期與短期信息的存儲，還能通過(guò)對矩陣-向量乘與矩陣元素乘的高效處理加速片上學(xué)習過(guò)程中所需的關(guān)鍵算子。 此外，團隊還提出了一種與存儲陣列深度融合的低硬件開(kāi)銷(xiāo)差分型模數轉換電路，采用采樣電容復用的方法節省面積，通過(guò)多元素稀疏感知的方案節省功耗。 據介紹，該芯片可以有效支持具有突觸可塑性的神經(jīng)網(wǎng)絡(luò )，基于前饋過(guò)程動(dòng)態(tài)更新短期信息，從而實(shí)現動(dòng)態(tài)的片上學(xué)習。 
IT之家注意到，該存算一體宏芯片基于 14nm FinFET 工藝流片，可實(shí)現小樣本學(xué)習等片上學(xué)習任務(wù)，官方標稱(chēng) 8bit 矩陣-矩陣-向量計算能效達 22.64TOP / W。 |
