新版 Vivado 2024.1分享

通用訪(fǎng)問(wèn)與性能提升：

• MicroBlaze™ V軟處理器（基于RISC V開(kāi)源ISA）提供了更廣泛的通用訪(fǎng)問(wèn)能力。

• 對于Versal器件，QoR（FMAX）得到了顯著(zhù)增強，有助于提升系統性能。

  
  

時(shí)鐘與物理優(yōu)化：

• 針對multi-SLR Versal器件，整個(gè)SLR邊界的時(shí)鐘與P&R物理優(yōu)化期間提供了由用戶(hù)控制的重定時(shí)和時(shí)鐘樹(shù)選擇功能，這有助于最大程度減小時(shí)鐘偏差。

  
  

Dynamic Function eXchange (DFX) 提升：

• 增強了DFX設計的報告，有助于設計收斂。

• 為串列配置以及針對Versal SSIT器件的DFX增加了支持，滿(mǎn)足PCIe®時(shí)序要求。

  
  

Power Design Manager增強：

• 新增了Zynq™ RFSoC系列支持，提供了更全面的功耗管理選項。

• 提供了面向假設分析及功耗類(lèi)別可視化的內建圖形，并添加了將PDM內容導出到電子數據表的功能，以實(shí)現信息快速共享。

  
  

用戶(hù)界面與工具增強：

• 新增GUI窗口，為IPI中的Versal器件實(shí)現匯源地址路徑的可視化。

• BD (IPI)中的手動(dòng)分配地址鎖定功能增強了設計的靈活性。

• 為Versal器件中的DFX平面圖提供了增強的可視化功能。

• 在Versal單片器件的相同設計中增加了對Tandem+DFX的支持。

  
  

IP與仿真支持：

• 為UltraScale+器件中的Queue DMA IP擴展了對Tandem配置的支持。

• 為SystemC用戶(hù)提供了Vivado仿真器VCD支持，增強了與其他仿真環(huán)境的兼容性。

  
  

平均QoR提升：

• 使用Intelligent Design Runs*，Versal™自適應SoC的平均QoR提升了8%，UltraScale+ FPGA的平均QoR提升了13%，顯著(zhù)提高了設計效率和性能。

  
  

多線(xiàn)程支持：

• 在PDM中為Versal器件的比特流生成擴展了多線(xiàn)程支持，提高了生成效率。

• 通過(guò)多線(xiàn)程支持加速器件映像生成，進(jìn)一步提升了設計流程的速度。