PCB設計如何用電源去耦電容改善高速信號質(zhì)量

發(fā)布時(shí)間:2025-5-19 14:42    發(fā)布者:edadoc2003
高速先生成員--姜杰
大家都知道,信號的最佳回流路徑是GND:對于走線(xiàn)而言,我們希望能參考GND平面;對于信號管腳,我們希望GND管腳伴隨;對于BGA區域的高速信號扇出過(guò)孔,我們希望能被相鄰的GND過(guò)孔包圍。
因此,經(jīng)驗豐富的攻城獅一定會(huì )避免讓高速差分信號置于如下的境地:BGA區域差分信號管腳的四周分布多個(gè)電源管腳(圖中白色對應差分信號,綠色是GND網(wǎng)絡(luò ),黃色是電源PWR網(wǎng)絡(luò )),不多不少,一邊一個(gè)。


理想很豐滿(mǎn),現實(shí)卻很骨感,上圖的這種情況偏偏是存在的,更要命的是,電源管腳還不能換成GND網(wǎng)絡(luò )。


當硬件攻城獅對換PIN方案表示無(wú)能為力的時(shí)候,Layout攻城獅把求助的眼光投向了高速先生,高速先生則默默的看向本文的標題:如何用電源去耦電容改善高速信號質(zhì)量?
沒(méi)錯,高速先生做過(guò)類(lèi)似的案例。
如前所述,我們的Layout攻城獅經(jīng)驗豐富,在他的努力下,找到了另外一個(gè)對比模型,信號管腳周?chē)环植剂?個(gè)電源管腳(下圖中的紅色圓圈)的情況。


為了高速先生仿真對比,Layout攻城獅也是非常的貼心了。


先仿真沒(méi)有電容的情況。這個(gè)時(shí)候,對于走線(xiàn)特征阻抗100歐姆的差分信號,過(guò)孔阻抗是這樣的:


阻抗曲線(xiàn)甚至出現了振蕩。換個(gè)角度,對比衡量阻抗連續性的另外一個(gè)參數,回波損耗。對于本案例中的100GBASE-KR4信號,在基頻12.9GHz以?xún)鹊念l段,4個(gè)電源孔情況下的最大回損-17.5dB,3個(gè)電源孔情況下的最大回損-21.9dB。


通過(guò)對比可以發(fā)現,回流地孔的增加確實(shí)改善了差分過(guò)孔的阻抗,回損也反映了同樣的趨勢。問(wèn)題在于,無(wú)論是3個(gè)電源孔還是4個(gè)電源孔,結果都不太理想。
一直關(guān)注高速先生的朋友,一定還記得前不久的一篇文章《瞧不起誰(shuí)!“縫合電容”我怎么可能不知道》,此時(shí)會(huì )不會(huì )突發(fā)靈感:同樣是電容,電源去耦電容該不會(huì )對改善高速信號質(zhì)量有幫助吧?
試試看。
每個(gè)電源管腳加上本就屬于它的去耦電容,像下圖這樣(當然了,BGA和電容位于PCB不同的布局面,本視圖是為了大家更清楚的看到二者的相對位置)。


增加電容前后,3個(gè)電源過(guò)孔情況的回損對比如下,在關(guān)注頻段內,增加電容后的最大回損有較大改善。


同樣的, 4個(gè)相鄰電源過(guò)孔的差分過(guò)孔回損也改善了不少。整體對比情況如下圖。


電源去耦電容本來(lái)是為了減小電源噪聲,沒(méi)想到還能順帶改善信號質(zhì)量,這到底是為什么呢?


問(wèn)題來(lái)了
本案例中的電源去耦電容改善信號質(zhì)量的原理是什么?

本文地址:http://selenalain.com/thread-887477-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页