|
GlobalFoundries公司正在仔細考慮其20nm節點(diǎn)的低功耗和高性能等不同制程技術(shù)，而在此同時(shí)，多家晶片業(yè)高層也齊聚一堂，共同探討即將在2014年來(lái)臨的3D IC，以及進(jìn)一步往7nm節點(diǎn)發(fā)展的途徑。 IBM的專(zhuān)家指出，下一代的20nm節點(diǎn)可支援最佳化的低功耗和高性能制程技術(shù)。而GlobalFoundries將在今年八月決定，是否提供這些不同的制程選項。 這些僅僅是今年度GSA Silicon Summit 上討論的兩個(gè)焦點(diǎn)。與會(huì )的晶片業(yè)高層還討論了預計在2014年到來(lái)，但仍面臨諸多挑戰的3D IC ，以及腳步緩慢但仍然預見(jiàn)可朝7nm 邁進(jìn)的CMOS 微縮技術(shù)。 “臺積電最近表示其20nm 節點(diǎn)在制程最佳化方面并沒(méi)有顯著(zhù)差異，但我并不這么認為，” IBM 院士暨微電子部門(mén)首席技術(shù)專(zhuān)家Subramanian Iyer說(shuō)�！拔蚁嘈�，在相同的節點(diǎn)上，你可以擁有兩種不同的制程，”他在主題演講中表示。 事實(shí)上， GlobalFoundries 正在考慮是否是在為20nm 提供高性能和低功耗制程。 “我們仍在與主要客戶(hù)討論該做些什么，針對性能和功耗方面，可能要做出更多取舍，” GlobalFoundries 先進(jìn)技術(shù)架構主管Subramani Kengeri表示。 他指出， 20nm 的變化空間可能相對更加狹小，而且從經(jīng)濟面來(lái)看也未必可行。IBM的Iyer則認為，臺積電決定僅提供一種20nm制程，其經(jīng)濟面的考量可能多于技術(shù)面。 接下來(lái)，采用FinFET的14nm制程，則將為晶片產(chǎn)業(yè)開(kāi)創(chuàng )更大的機會(huì )，如提供0.9V的高性能版本，以及0.6V的低功耗變種制程等。此外，與傳統轉移到一個(gè)新制程節點(diǎn)相較，14nm節點(diǎn)可提供的利益也預估將高出兩倍之多。 從歷史角度來(lái)看，要為每一個(gè)節點(diǎn)提供不同制程變化，都會(huì )需要在基礎制程上添加獨特且復雜的特性，IBM的Iyer說(shuō)。他指出，過(guò)去，我們在每一代制程節點(diǎn)都擁有不同功能的制程，現在不大可能驟然讓它們完全消失。 
20nm仍有變化空間，Subramanian Iyer說(shuō)。 2014年，迎接3D IC到來(lái)此外，晶片業(yè)高層也探討了幾種可望在2014年量產(chǎn)，采用矽穿孔（TSV）的3D IC。 思科系統（Cisco Systems）封裝專(zhuān)家暨技術(shù)品質(zhì)部副總裁Mark Brillhart表示，3D IC將改變游戲規則。他認為3D IC將有幾種不同的形式，而且很快就會(huì )步入大量應用。 “自1996年的覆晶封裝技術(shù)熱潮以來(lái)，我從未想像過(guò)封裝技術(shù)能再次令人感到振奮，”Brillhart說(shuō)。
“我們會(huì )在許多不同領(lǐng)域看到這些強大的3D技術(shù)，”IBM的Iyer表示，他們已經(jīng)制造出了數款使用TSV堆疊處理器和DRAM的原型產(chǎn)品。 目前的CPU有8～12個(gè)核心，未來(lái)還將朝采用3D IC技術(shù)，堆疊24個(gè)核心與DRAM還有散熱片的方向發(fā)展。IBM也對于‘在矽中介層上建構系統’（system on an interposer）的2.5D模組深感興趣，在這些模組中，記憶體晶片在矽基板上圍繞著(zhù)處理器而建置，并使用去耦電容來(lái)改善功率調節性能。 “這個(gè)領(lǐng)域不斷出現更多的創(chuàng )新，它們將帶來(lái)更顯著(zhù)的差異化，但共同點(diǎn)在于它們都將提供適合行動(dòng)應用的優(yōu)勢，”他補充說(shuō)。 但3D晶片仍有許多待解的難題。工程師仍不知如何解決3D IC產(chǎn)生的熱問(wèn)題，他們需要新的測試策略和制造工具，他們也正在推動(dòng)各領(lǐng)域的設計師們形成新的供應鏈，就各種技術(shù)和商業(yè)問(wèn)題展開(kāi)深入合作及探索。 “現階段，成本是3 D晶片面臨的最大問(wèn)題，”高通的Yu表示。 他表示，臺積電提出的端對端（end-to-end） 3D服務(wù)會(huì )是低成本的說(shuō)法并不能讓他信服。他進(jìn)一指出，不同的3D產(chǎn)品會(huì )需要不同的供應鏈。 “設備占單位成本很大一部份，”日月光集團（ASE Group）工程暨業(yè)務(wù)部資深副總裁Rich Rice說(shuō)。該公司正在安裝接合／分離（bonding/de-bonding）、晶圓薄化和其他負責處理所謂3D制程中間步驟的設備�！凹词故窃谳^傳統的后段制程領(lǐng)域，當我們決定量產(chǎn)，我們也必須擔負必要的資本支出，”Rice說(shuō)。 應用材料（Applied Materials）發(fā)言人指出，業(yè)界需要新的3D系統，設備制造商正在努力準備為450mm晶圓和20、14nm節點(diǎn)做準備。 思科的Brillhart表示，他擔憂(yōu)的事情還有很多，包括為了找到讓3D晶片獲利的可行方法，彼此競爭的公司有時(shí)也必須合作。 摩爾定律步伐緩慢 好消息是，專(zhuān)家們認為，一直到至少7nm節點(diǎn)，都不會(huì )出現根本性的障礙。但壞消息則是“更微小節點(diǎn)的優(yōu)勢正不斷被侵蝕，”IBM的Iyer說(shuō)。 罪魁禍首就微影技術(shù)。今天業(yè)界采用的193nm浸入式微影技術(shù)已經(jīng)被要求用在22甚至14nm節點(diǎn)。
微影成本確實(shí)會(huì )在20nm和14nm節點(diǎn)劇烈飆升，GlobalFoundries的Kengeri表示。他指出，額外的復雜性以及制程和設計成本，是讓傳統晶片產(chǎn)業(yè)每?jì)赡昕缭揭粋�(gè)技術(shù)世代的時(shí)程開(kāi)始延長(cháng)的主要原因之一。 業(yè)界多花費了三季的時(shí)間來(lái)達到符合品質(zhì)要求的32/28nm技術(shù)節點(diǎn)，這要比過(guò)去所花費的時(shí)間多出一季，Kengeri說(shuō)�！翱煽吹秸麄�(gè)產(chǎn)業(yè)的腳步正在趨緩，”他表示。 根據美林（Merrill Lynch）的報告，一個(gè)14nm的SoC專(zhuān)案成本可能會(huì )上揚到2.5億美元，Marvell Semiconductor制造部副總裁Roawen Chen說(shuō)。光罩成本約700萬(wàn)美元，且從投片到產(chǎn)出首個(gè)矽晶片的時(shí)間可能會(huì )延長(cháng)到六個(gè)月，他表示。 “事實(shí)是它將變得更加昂貴，”Chen說(shuō)。 但也有好消息，IBM的研究人員已經(jīng)發(fā)現了制造出僅內含25個(gè)原子元件的方法，這為邁向7nm制程節點(diǎn)開(kāi)啟了全新道路�！霸诔�7nm前進(jìn)的道路上，我們并沒(méi)有看到根本性的問(wèn)題存在，”Iyer說(shuō)。 來(lái)源：EET |
