|
在電子電路設計中,為了少走彎路和節省時(shí)間,應充分考慮并滿(mǎn)足抗干擾性的要求,譬如切斷干擾的傳播途徑，盡量采用抗干擾性能強的單片機也是一個(gè)很重要的措施。本文主要探討了幾種常見(jiàn)的單片機內部抗干擾技術(shù)。 1、降低單片機內部的電源噪聲 在傳統的數字集成電路設計中，通常將電源端和地端分別布置在對稱(chēng)的兩邊。例如左下角為地，左上角為電源。這使得電源噪聲穿過(guò)整個(gè)硅片。改進(jìn)方法將單片機的電源和地安排在兩個(gè)相鄰的引腳上，這樣不僅降低了穿過(guò)整個(gè)硅片的電流，還便于印制板上設計電源退耦電容，以降低系統噪聲。 2、降低時(shí)鐘頻率 單片機測控系統的時(shí)鐘電路是一個(gè)調頻噪聲源，它不僅能干擾本系統，還對外界產(chǎn)生干擾，使其他系統的電磁兼容檢測不能達標。在保證系統可靠性的前提下，選用時(shí)鐘頻率低的單片機可降低系統的噪聲。以8051單片機為例，當最短指令周其為1US時(shí)，時(shí)鐘是12MHZ。而同樣速度的MOTOROLA兼容單片機的廠(chǎng)商在不犧牲運算速度的前提下，將時(shí)鐘頻率降低到原來(lái)的1/3。特別是MOTOROLA公司新推出的68HC08系列單片機、內部采用了鎖相倍頻技術(shù)，將外部時(shí)鐘除至32KHZ，而內部總線(xiàn)速度卻提高到8MHZ，甚至更高。 3、EFT技術(shù) 隨著(zhù)超大規模集成電路的發(fā)展，單片機內部的抗干擾技術(shù)也在不斷進(jìn)步。MOTOROLA公司新推出的68HC08系列單片機，采用EFT技術(shù)進(jìn)一步提高了單片機的抗干擾能力，當振蕩電路的正弦波信號受到外界干擾時(shí)，其波形上會(huì )疊加一些毛刺。若以施密特電路對其整形時(shí)，這種毛刺會(huì )成為觸發(fā)信號干擾正常的時(shí)鐘信號。但是交替使用施密電路和RC濾波可以使這類(lèi)毛刺不起作用，這就是EFT技術(shù)。 |
