FPGA/CPLD資料下載列表

Verilog Digital System Design

Verilog Digital System Design
This rigorous text shows electronics designers and students how to deploy Verilog in sophisticated digital systems design.The Seco ...
2012年04月01日 15:52   |  
verilog  

Xilinx:Trouble shooting tips

這是一個(gè)在設計中常犯的錯誤列表。這些錯誤常使得你的設計不可靠或速度較慢,為了提高你的設計性能或提高速度的可靠性,你必須確定你的設計 ...
2012年04月01日 15:39   |  
Xilinx   技巧  

ASIC中的異步時(shí)序設計

摘要:絕大部分的ASIC設計工程師在實(shí)際工作中都會(huì )遇到異步設計的問(wèn)題,本文針對異步時(shí)序產(chǎn)生的問(wèn)題,介紹了幾種同步的策略,特別是結繩法和 ...
2012年04月01日 15:26   |  
ASIC   異步時(shí)序  

Quartus II 與 ModelSim 功能仿真與后仿真掃盲

本文主要描述了如何在 QUARTUS II 中輸入程序文件,生成網(wǎng)表及標準延時(shí)文件,然后通過(guò)MODELSIM 進(jìn)行功能仿真與后仿真的過(guò)程,主要為圖解, ...
2012年04月01日 15:23   |  
modelsim   Quartus   仿真  

FPGA基礎知識:狀態(tài)機、時(shí)序邏輯

FPGA初學(xué)者必看
2012年04月01日 15:19   |  
時(shí)序邏輯   狀態(tài)機  

FPGA術(shù)語(yǔ)詞匯表

內容預覽: 下載:
2012年04月01日 10:17   |  
FPGA  

Design Compiler Reference manual Timing and Constraints

Design Compiler Reference manual Timing and Constraints
主要講時(shí)序及約束的,內容預覽: 下載:
2012年03月29日 11:40   |  
Constraints   Timing  

Analyzing Designs Using Quartus II and Model Technology’s ModelSim

這是Altera的一篇Modelsim仿真工具的培訓文檔。 下載:
2012年03月29日 11:28   |  
ALTERA   modelsim   Quartus  

Digital VLSI Systems Design

Digital VLSI Systems Design
A Design Manual for Implementation of Projects on FPGAs and ASICs Using Verilog Book Description Digital VLSI Systems De ...
2012年03月29日 11:24   |  
VLSI  

ASIC完整設計實(shí)例

本文介紹了基于標準單元庫的深亞微米數字集成電路的自動(dòng)化設計流程。此流程從設計的系統行為級描述或RTL 級描述開(kāi)始,依次通過(guò)系統行為級的 ...
2012年03月29日 11:09   |  
ASIC   實(shí)例  

Prentice Verilog HDL A Guide To Digital Design And Synthesis

Written for both experienced and new users, this book gives you broad coverage of Verilog HDL. The book stresses the practical des ...
2012年03月20日 08:59   |  
HDL   Synthesis   verilog  

Verilog HDL中的組合邏輯設計方法【視頻教程】

Verilog視頻教程:Verilog HDL中的組合邏輯設計方法 下載:
2012年03月20日 08:56   |  
HDL   verilog   視頻   組合邏輯  

Verilog HDL 基礎【視頻教程】

verilog視頻教程之Verilog HDL 基礎 下載:
2012年03月20日 08:43   |  
HDL   verilog   視頻  

Verilog寫(xiě)的SDRAM的接口控制資料

Verilog寫(xiě)的SDRAM的接口控制資料,想用的朋友可以下載,修改一下就能用了。 下載:
2012年03月20日 08:33   |  
SDRAM   verilog   接口控制  

cadence版圖設計教程和仿真教程

美國亞利桑那州立大學(xué)傳回來(lái)的cadence版圖設計教程和cadence仿真教程。 下載:
2012年03月19日 22:55   |  
cadence   版圖設計   仿真  

下載排行榜

    廠(chǎng)商推薦

    關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
    電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
    返回頂部
    午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页