FPGA/CPLD資料下載列表
這個(gè)手冊將向你介紹使用NC-Verilogsimulator和SimVision。
本文使用的是一個(gè)用Veilog硬件編程語(yǔ)言編寫(xiě)的一個(gè)飲料分配機，通過(guò)這個(gè)例子你將 ...
內容預覽：
第三章
coder_decoder_8_3.vhd,coder8_3.vhd,coder8_3_1.vhd
不同方式實(shí)現的8線(xiàn)－3線(xiàn)編碼器
decoder_3_8 ...
Amazon.com's Top-Selling DSP Book for Seven Straight Years--Now Fully Updated! Understanding Digital Signal Processing, Third ...
Modelsim仿真工具是Model公司開(kāi)發(fā)的。它支持Verilog、VHDL以及他們的混合仿真，它可以將整個(gè)程序分步執行，使設計者直接看到他的程序下一步 ...
內容預覽：
1.1 A Historical Perspective
1.2 Issues in Digital Integrated Circuit Design
1.3 Quality Metrics of a Digital Desi ...
簡(jiǎn)介
Verilog-2001具有靜態(tài)和自動(dòng)的任務(wù)和函數。在一個(gè)模塊實(shí)例中，會(huì )為一個(gè)任務(wù)或函數的所有調用分配相同的存儲空間。自動(dòng)的任務(wù)和函數 ...
綜合工具在FPGA的設計中非常重要，類(lèi)似于C語(yǔ)言的編譯器將C語(yǔ)言翻譯成機器能執行的代碼，綜合工具將HDL描述的語(yǔ)句轉換為EDA工具可以識別的格 ...
設計描述
–高層次描述：對整個(gè)系統的數學(xué)模型描述，它試圖在系統設計的初始階段，通過(guò)對系統行為描述的仿真來(lái)發(fā)現系統設計中存在的問(wèn)題， ...
SynplifyPro軟件簡(jiǎn)介
SynplifyPro 針對復雜可編程邏輯設計的功能強大的 FPGA 綜合工具 Synplify Pro 是 Synplicity 公司的 FPGA 綜合 ...
Synplify 和 Synplify Pro 是 Synplicity 公司提供的專(zhuān)門(mén)針對FPGA和CPLD實(shí)現的邏輯綜合工具它支持VHDL93 IEEE1076 , 包括std_logic_1164 Nu ...
As today’s designs increase in complexity, the ability to find and fix design problems through hardware
decreases. Designers can ...
該課件是VLSI設計的實(shí)驗指導，L-edit是用來(lái)編輯版圖的，當然也可以從版圖中提取電路和網(wǎng)表文件啦！
S-edit可以用來(lái)畫(huà)電路原理圖，然后生成 ...
2012年03月16日 15:42
內容簡(jiǎn)介：
Field Programmable Gate Arrays (FPGAs) are devices that provide a fast, low-cost way for embedded system designers t ...
