|
綜合工具在FPGA的設計中非常重要，類(lèi)似于C語(yǔ)言的編譯器將C語(yǔ)言翻譯成機器能執行的代碼，綜合工具將HDL描述的語(yǔ)句轉換為EDA工具可以識別的格式（EDF格式），對于Synplify，還可以將設計映射到具體的FPGA器件，即用選定的FPGA型號中的資源來(lái)實(shí)現我們的設計。對于使用ISE工具的讀者，也許并沒(méi)有意識到綜合的重要性，在ISE中已經(jīng)集成了綜合工具XST，如圖9-1所示，在設計實(shí)現中點(diǎn)幾下鼠標就可以實(shí)現設計的綜合以及實(shí)現。但對于高級用戶(hù)來(lái)說(shuō)，需要對綜合中的一些選項進(jìn)行設置，這時(shí)候可以在圖9-1中的Synthesize-XST上點(diǎn)擊右鍵，選擇Properties進(jìn)行一些選項的設置。在ISE6.1中點(diǎn)擊Edit->Preference，選擇Integrated Tools，會(huì )出現如圖9-2所示的設置第三方工具的窗口，雖然ISE6.1中可以設置第三方工具，但在設計流程中并沒(méi)有體現到這一點(diǎn)。Synplify /Synplify Pro是Synplicity公司出品的綜合工具，該工具支持的大多數半導體廠(chǎng)商的FPGA，在實(shí)際應用中，我們可以使用Synplify對設計進(jìn)行綜合得到EDIF網(wǎng)表文件，再在ISE中引入網(wǎng)表文件進(jìn)行布局布線(xiàn)就可以實(shí)現我們的設計了。 Synplify 和Synplify Pro是兩個(gè)不同的版本，后者的功能強大，體現在很多功能只能在后者中使用，Synplify的功能是Synplify Pro中的一部分。 在本章中對Synplify Pro7.3.1的使用僅僅作一個(gè)入門(mén)級的簡(jiǎn)單介紹，需要注意的是用不同的版本綜合結果可能不太一樣，這是因為不同版本使用的綜合方法不盡相同。 下載： 
基于Synplify Pro的FPGA高級綜合設計.pdf
(358.28 KB)
|
| 謝謝�。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。�！ |
| 謝謝�。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。�！ |
| 非常感謝分享！ |
| 最近開(kāi)始學(xué)習synplify，官網(wǎng)的資料需要賬號才可以獲得，而網(wǎng)上資料又不多，謝謝分享…… |
| 謝謝分享 |
