Verilog寫(xiě)的SDRAM的接口控制資料

發(fā)布時(shí)間：2012-3-20 08:33    發(fā)布者：諸葛孔明
關(guān)鍵詞： SDRAM , verilog , 接口控制
Verilog寫(xiě)的SDRAM的接口控制資料，想用的朋友可以下載，修改一下就能用了。

下載： Verilog寫(xiě)的SDRAM的接口控制資料.zip (23.19 KB)

評分

參與人數 1積分 +12 收起 理由
@︻$▅▆▇◤ + 12

查看全部評分

本文地址：http://selenalain.com/thread-87515-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問(wèn)題，我們將根據著(zhù)作權人的要求，第一時(shí)間更正或刪除。
rinllow6 發(fā)表于 2012-3-20 22:46:38
謝謝!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
oplk 發(fā)表于 2014-12-1 00:14:44
多謝樓主分享
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页