FPGA/CPLD文章列表

VHDL語(yǔ)言中信號設置的不同方式及注意事項

1概述 VHDL是一種快速的電路設計工具,功能涵蓋 了電路描述、電路合成、電路仿真等三大電路設計工作。目前廣泛使用的軟件有Altera公司出品的 MAX+PLUSII,Xinlinx公司的Foundation等。 ...
2010年06月23日 14:46   |  
VHDL   信號設置   注意事項  

SDH中E1接口分接復用器VHDL設計及FPGA實(shí)現

為擴大數字通信系統的傳輸容量,信道上的信號都是在發(fā)送端分接,在接收端復接。在通信接口電路中能完成這一功能的電路就叫作分接復用器。 該分接復用器提供了標準的E1接口可供SDH系統方便使 ...
2010年06月23日 14:12   |  
E1接口   FPGA   SDH   VHDL   分接復用器  

FPGA在鎖相頻率合成中的應用

鎖相環(huán)路由于具有高穩定性、優(yōu)越的跟蹤性能及良好的抗干擾性,在頻率合成中得到了廣泛應用。但簡(jiǎn)單的鎖相環(huán)路對輸出頻率、頻率分辨率等指標往往不能滿(mǎn)足要求,所以要對簡(jiǎn)單鎖相環(huán)路加以改進(jìn)。小 ...
2010年06月23日 10:57   |  
FPGA   鎖相頻率  

FPGA在數字式頻分多路副載波解調器中的應用

隨著(zhù)大規模集成電路技術(shù)和微型計算機技術(shù)的飛速發(fā)展,計算機化已經(jīng)成為遙測技術(shù)發(fā)展的方向和特征。傳統的模擬式頻分多路遙測系統已越來(lái)越無(wú)法適應現代遙測技術(shù)的發(fā)展。因為它具有以下致命的缺點(diǎn) ...
2010年06月23日 10:55   |  
FPGA   多路副載波   解調器   數字式頻分  

CPLD在信號濾波和抗干擾中的應用

1 濾波和抗干擾概述 單片機應用系統的輸入信號常含有種種噪聲和干擾,它們來(lái)自被測信號源、傳感器、外界干擾源等。為了提高測量和控制精度,必須消除信號中的噪聲和干擾。噪聲有兩大類(lèi):一類(lèi) ...
2010年06月23日 10:42   |  
CPLD   抗干擾   信號濾波  

基于FPGA的微處理器內核設計與實(shí)現

與傳統投片實(shí)現ASIC相比,FPGA具有實(shí)現速度快、風(fēng)險小、可編程、可隨時(shí)更改升級等一系列優(yōu)點(diǎn),因而得到了越米越廣泛的應用。MCS-51應用時(shí)間長(cháng)、范圍廣,相關(guān)的軟硬件資源豐富,因而往往在FPGA應 ...
2010年06月21日 13:39   |  
FPGA   內核設計   微處理器  

基于FPGA的16QAM調制器設計與實(shí)現

為了滿(mǎn)足現代通信系統對傳輸速率和帶寬提出的新要求。人們不斷地推出一些新的數字調制解調技術(shù)。正交幅度調制解調(quadrature ampli-tude modulation and demodulation)就是一種高效的數字調制 ...
2010年06月21日 13:37   |  
16QAM   FPGA   調制器  

基于CPLD的聲發(fā)射信號傳輸系統設計

聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結合的產(chǎn)物,是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構件表面以形成一定數目的傳感器陣列,實(shí)時(shí)接收和采集來(lái)自于材料缺陷的聲 ...
2010年06月21日 10:06   |  
CPLD   傳輸系統   聲發(fā)射信號  

用PowerPC860實(shí)現FPGA配置

1 概述 MPC860是基于PowerPC結構的通信控制器。它不僅是集成的微處理器,而且將很多外設的功能也集成在一起。MPC860具有存儲控制器,其存儲控制器的功能很強,可以支持各種存儲器,包括各種 ...
2010年06月17日 16:47   |  
FPGA   PowerPC860  

利用FPGA實(shí)現模式可變的衛星數據存儲器糾錯系統

空間飛器在太空環(huán)境中面臨的主要問(wèn)題之一就是輻射。太空中的各種高能粒子(包括高能質(zhì)子、中子、α粒子、得離子等)具有很高的動(dòng)能,通過(guò)時(shí)可能會(huì )影響半導體電路的邏輯狀態(tài),甚至對半導體材料造 ...
2010年06月13日 16:58   |  
FPGA   糾錯系統   數據存儲器   衛星  

基于SRAM/DRAM的大容量FIFO的設計與實(shí)現

1 引言 FIFO(First In First Out)是一種具有先進(jìn)先出存儲功能的部件。在高速數字系統當中通常用作數據緩存。在高速數據采集、傳輸和實(shí)時(shí)顯示控制領(lǐng)域中.往往需要對大量數據進(jìn)行快速存儲和讀 ...
2010年06月13日 16:11   |  
DRAM   FIFO   SRAM  

以智能型混合信號FPGA開(kāi)發(fā)真正符合需求的系統

單芯片系統對嵌入式系統設計師來(lái)說(shuō),往往會(huì )隨著(zhù)其面對的不同的系統設計而各有不同。例如,在龐大的娛樂(lè )或通信消費產(chǎn)品市場(chǎng)中,SoC意味著(zhù)一顆具有數百萬(wàn)邏輯門(mén)的集成電路(IC),其中包含許多大型 ...
2010年06月13日 15:38   |  
FPGA  

廠(chǎng)商推薦

本周文章排行榜

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
返回頂部
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页