|
目前，天基電子系統開(kāi)發(fā)人員面臨的壓力越來(lái)越大，在項目日程安排越來(lái)越緊張且預算一再削減的情況下，他們卻需要提供更高的系統性能。然而，天基系統具有一套獨特而嚴格的尺寸、重量和功耗(SWAl?)限制，這對于設計人員來(lái)說(shuō)無(wú)疑是一個(gè)棘手的問(wèn)題。 為達到事半功倍的效果，各大公司紛紛采用FPGA等商用成品(COTS)器件。從SWAP限制、成本與工作效率方面來(lái)說(shuō)，可重構的FPGA所固有的靈活性為天基系統的開(kāi)發(fā)人員提供了巨大的幫助。 充分利用現有工程設計與預算資源的一種方式是創(chuàng )建能部署到多個(gè)太空任務(wù)中的靈活的有效負載。SEAKR工程公司采用可重構的賽靈思Virtex FPGA創(chuàng )建了靈活的高性能計算平臺作為各種天基系統的核心。使用該可重構的汁算(RCC)方法，可在多個(gè)太空任務(wù)的SWAP、成本與時(shí)間限制范圍內實(shí)現高要求的性能目標。最引人注目的例子包括：SEAKR為美國雷神公司(Raytheon)的先進(jìn)反應戰術(shù)效能軍用成像光譜儀(Artemis)開(kāi)發(fā)的板載處理器、可編程太空收發(fā)器以及目前尚在開(kāi)發(fā)過(guò)程中的可編程太空IP調制解調器和獵戶(hù)座視覺(jué)處理器。 應用獨立處理器的架構 這款全新平臺稱(chēng)為應用獨立處理器(AIP)，在靈活、可擴展的架構中集成了一系列標量處理器與RCC，可支持開(kāi)放式標準，如圖1所示。由于該處理器具有靈活的I/O架構，可以?昆搭各種板卡以創(chuàng )建最適合應用要求的不同配置，稱(chēng)之為專(zhuān)門(mén)任務(wù)功能。AIP利用賽靈思基于SRAM的FPGA的獨特功能，允許在軌重構，從而獲得更高的靈活性與SWAP優(yōu)勢。Ail?還支持各種抗單粒子效應(SEE)輻射技術(shù)，確保在不同軌道中都能夠可靠地進(jìn)行操作。 
AIP系統架構的核心是一塊可重構的計算機板卡，其上包括3個(gè)Virtex-4 FPGA，如圖2所示。SEAKR對目前可用的組件進(jìn)行了調研，結果表明Virtex FPGA是惟一能達到性能目標并具有航天飛行特性要求的設備。針對要求最苛刻的應用，賽靈思提供了Virtex-4QV太空級設備。這些太空級FPGA 采用了與商用級FPGA相同的架構，但經(jīng)過(guò)特殊處理和篩選以達到Q類(lèi)與V類(lèi)要求。
ViHex-4 FPGA通過(guò)與順序處理器協(xié)調工作，可充當協(xié)處理器以加速關(guān)鍵處理密集型任務(wù)的進(jìn)展。三重FPGA板的架構具有高度的靈活性，可滿(mǎn)足不同任務(wù)的獨特需求。例如，在抗SEE技術(shù)中使用3個(gè)FPGA，可滿(mǎn)足該技術(shù)對組件級冗余性的要求；多個(gè)設備間共享一個(gè)大型協(xié)處理器并使用環(huán)形總線(xiàn)通過(guò)LVDS接口連接3個(gè) FPGA，可實(shí)現設備間的高速通信。采用擴展的6U外形，板卡上將有2個(gè)連接器用于板卡間通信：一個(gè)用于CompactPCI背板，另一個(gè)用于高速串行網(wǎng)絡(luò )。 每個(gè)FPGA都可直接訪(fǎng)問(wèn)RCC板上的專(zhuān)用高速存儲器以及支持通過(guò)高速夾層卡進(jìn)行擴展與定制的連接器。使用此架構，可以利用特定I/O、存儲器、模擬電路甚至附加邏輯來(lái)擴展RCC板的功能。特定應用中的抗SEE輻射架構的組件夾層卡，通過(guò)3個(gè)連接器與RCC板連接起來(lái)，每個(gè)連接器可提供170 LVDS I/O。 將特定任務(wù)的功能模塊移動(dòng)到夾層卡，可以在多種獨特應用中使用相同的基于FPGA的處理卡。該通用架構有助于降低項目風(fēng)險、減少成本并縮短時(shí)間。 FPGA中的抗輻射效應 基于SRAM的配置電路在受到輻射時(shí)極易發(fā)生翻轉，因此在太空中飛行的基于FPGA的可重構系統需要給予特別考慮，以確保其在高輻射環(huán)境中可靠運行。首先要考慮組件的選擇。除了工業(yè)和軍事溫度級選項外，賽靈思還提供V級Virtex-4與Virtex-5 FPGA，這些FPGA經(jīng)過(guò)特殊處理，可以防止因輻射而導致的閉鎖現象，保證總劑量輻射效應下的性能。這些器件還能經(jīng)受中子和質(zhì)子i七束的進(jìn)一步錘煉，可靠地預測出特定軌道上單粒子翻轉(SEU)及單粒子功能中斷的頻率。此數據可指導工程師選擇適用于應用與軌道的抗翻轉方案。 可重構FPGA的抗翻轉功能一般需要組合使用硬件三重冗余與配置存儲器清除。硬件三重冗余包括三重關(guān)鍵電路，即使在某一組件發(fā)生輻射引發(fā)的翻轉后也能確保連續運行。此外，它還增加了一個(gè)表決電路，該電路將來(lái)自3個(gè)邏輯分支的、信號進(jìn)行比較并拒絕因翻轉而產(chǎn)生的無(wú)效信號。 設計人員可從一系列方案中進(jìn)行選擇，以滿(mǎn)足系統性能與可用性要求。其中一種方法是使用冗余FPGA與一個(gè)抗輻射的外部表決電路。另一種方法是設備級抗輻射，即在一個(gè)FPGA中配置三重關(guān)鍵任務(wù)邏輯并使用相關(guān)聯(lián)的表決電路。傳統上，工程師手動(dòng)實(shí)現三模冗余(TMR)設計方法�，F在，賽靈思提供了專(zhuān)門(mén)的設計工具，可在FPGA內自動(dòng)實(shí)現，FMR。選擇抗輻射方案時(shí)，會(huì )受到一些因素的影響，比如目標電路的尺寸、選定軌道中的輻射級別及電路的運行時(shí)間要求等。 存儲器清除的基本概念是比累計翻轉次數更頻繁地重寫(xiě)配置存儲器。設計人員可從一系列存儲器清除方法中進(jìn)行選擇，以適應不同的翻轉頻率與運行時(shí)間要求。最簡(jiǎn)單的方法就是將完整比特流重新加載到配置存儲器中。該方法開(kāi)銷(xiāo)低，但要求電路至少在1個(gè)配置周期內保持不工作。對于在運行時(shí)間方面要求更嚴格、翻轉率更高或同時(shí)存在這2種情況的應用，還可采用更高級的方法。例如充分利用VirtexFPGA的部分重構功能，包括檢測存儲器翻轉然后只重構存儲器陣列的選定子集的電路。 AIP應用現狀 AIP架構已成功應用于4個(gè)不同的太空任務(wù)。通過(guò)組合使用基于FPGA的RCC板與靈活的夾層卡，工程師可以快速構建各種處理與通信系統并實(shí)施適合每次太空任務(wù)獨特要求的抗輻射方案。 第一個(gè)采用AlP的真實(shí)產(chǎn)品是先進(jìn)的反應戰術(shù)效能軍用成像光譜儀Artemis，該設備將在計劃于2009年第2季度發(fā)射的TacSat-3衛星上運行。Artemis旨在提供戰場(chǎng)情景意識，它利用衛星收集的數據執行先進(jìn)的影像處理，然后通過(guò)窄帶下行鏈路將這些影像傳送給現場(chǎng)的士兵。工程師意識到，需要采用RCC方案才能滿(mǎn)足太空船對尺寸、重量和功耗的要求：大小為7.8×11.41×10英寸；重量為18英磅；功耗為40W(硬限制為50W)。 Artemis系統中，2個(gè)Virtex-4 FPGA負責執行傳感器數據采集與校準等預處理功能，，基于Micro-BlazeTM軟處理器內核的嵌入式處理系統可協(xié)調存儲器訪(fǎng)問(wèn)與處理器調整，而 PowerPC單板計算機用于實(shí)現影像生成與目標提示。圖1顯示了Artemis系統架構。 由于影像數據路徑不是關(guān)鍵任務(wù)型，所以配置存儲器清除為Artemis提供了合適的抗輻射功能。設計人員無(wú)需采取3個(gè)邏輯或冗余設備就能夠滿(mǎn)足可用性要求。不僅如此，還可以使用商用級FPGA來(lái)構建閃存；每個(gè)比特流都配置FPGA以處理特定波形和頻率。這樣，系統將能夠使用最少的硬件數來(lái)支持多種波形，如表1所示。
高度靈活的RCC板為初始系統開(kāi)發(fā)前期帶來(lái)了諸多優(yōu)勢。請求與接收一系列頻隙之間的延遲時(shí)間可能超過(guò)一年。使用可重構的硬件，設計人員能夠在接收到這些頻隙之前著(zhù)手開(kāi)發(fā)，從而降低了系統成本。2個(gè)Virtex-4 FPGA共享影像處理工作負荷，而第3個(gè)FPGA保留空閑以最小化功耗。 AIP首次應用后極大地提高了工作效率，顯著(zhù)降低了一次性工程費用，從而使接下來(lái)的每個(gè)項目都能節省約一年的開(kāi)發(fā)時(shí)間。 RCC幫助實(shí)現靈活的收發(fā)器 AIP的第二個(gè)太空任務(wù)應用是可編程衛星收發(fā)器。PST系統提供了可在多個(gè)無(wú)線(xiàn)電波段上進(jìn)行頻率捷變衛星通信的功能。SEAKR工程師最后得出的結論是，即使是高端的PowerPC處理器也無(wú)法在SWAP要求(即3.86×6.85×7英寸、10磅以及10W的接收功耗與45W發(fā)射功耗)的范圍內提供必需的重吊能力。 為了滿(mǎn)足上述要求，設計人員利用Vinex FPGA的系統內重構功能。該系統在頻譜分配中存儲多個(gè)配置比特流，以實(shí)現所需頻率。此外，該功能還可使開(kāi)發(fā)人員修改系統以滿(mǎn)足后續任務(wù)要求。SEAKR 正在為未來(lái)的部署開(kāi)發(fā)更多的波形。 PST任務(wù)的本質(zhì)是簡(jiǎn)化了抗輻射要求。通信系統保持對通道的端對端控制，同時(shí)還能夠容許數據錯誤：一旦數據出現損壞，系統將重新傳輸受影響的數據包。該固有的容錯功能意味著(zhù)配置存儲器清除為控制路徑提供了合適的抗SEU輻射功能。為了保護中間處理結果，在夾層卡上設立了3個(gè)存儲器。 為了完成系統，需將AIP板與RF模塊、電源模塊通過(guò)擴展的6U形底板連接起來(lái)，該底板可承受震動(dòng)及發(fā)射時(shí)的其他壓力。 太空中的因特網(wǎng) 太空中的分組網(wǎng)絡(luò )有望提供與地面網(wǎng)絡(luò )相同的靈活性和穩健性。長(cháng)期以來(lái)，可重構的FPGA一直是主流的有線(xiàn)網(wǎng)絡(luò )設備，正如在可編程衛星因特網(wǎng)協(xié)議調制解調器中所展示的優(yōu)勢一樣，它可為天基應用提供卓越的性能、高度的靈活性并能加速設計進(jìn)程。PSIM可從標準衛星通信波形中提取以太網(wǎng)幀，同時(shí)還便于太空船上的IP路由。使用分組衛星通信，可通過(guò)虛擬電路來(lái)路由與電子束和波形無(wú)關(guān)的數據。與標準彎管式衛星通信通道相比，分組網(wǎng)絡(luò )提高了可擴展性與流量，實(shí)現了分散式多播，且足夠靈活，能夠提供出色的服務(wù)質(zhì)量。 PSIM包括12個(gè)貼裝在4個(gè)RCC卡上的Videx-4V FPGA，以及位于堅固耐用的底板上的2個(gè)順序處理器與1個(gè)模擬開(kāi)關(guān)卡。FPGA負責執行波形處理，而順序處理器提供以太網(wǎng)接口和分組交換功能。 該太空任務(wù)在可用性方面要求采用比Artemis或PST中使用的抗輻射能力更強的方案。因為錯誤恢復需要很長(cháng)時(shí)間，而且還會(huì )降低可用性，不能達到目標要求。因此，系統必須能夠提供不間斷的端對端控制。SEAKR工程師實(shí)施了一種既可實(shí)時(shí)糾正錯誤又可提供不間斷服務(wù)的抗輻射方案。 在每個(gè)RCC板上的3個(gè)設備中設立了三重FPGA邏輯。夾層卡上的抗輻射邏輯設備充當主力表決器。在后臺進(jìn)行存儲器清除操作，這對網(wǎng)絡(luò )操作而言是完全透明的。此外，夾層卡還提供到路由器的物理接口。 采用PSIM的太空任務(wù)計劃于2009年第2季度啟動(dòng)。 載人航天的高性能視頻 AIP架構的最新應用是獵戶(hù)座載人太空船的視覺(jué)處理單元(VPU)。VPU可為處理影像算法提供可重構的平臺，有利于位姿估計、光學(xué)導航以及壓縮/ 解壓縮。該系統從星象跟蹤儀、視覺(jué)導航傳感器、空間對接照相機以及情景意識攝像機等各種傳感器處接收影像數據。 處理如此龐大的數據需要結合順序處理器與基于FGPA的RCC卡。Virtex-4 FPGA可實(shí)施功能識別、圖形覆蓋、平鋪以及視頻壓縮等視頻處理算法。此外，它們還集成了MicroBlaze軟處理器內核以協(xié)調算法核心和處理器通信�；贚EON容錯處理器的單板計算機旨在協(xié)調系統、處理錯誤、配置與監控RCC并控制互連。 夾層卡提供傳感器接口，實(shí)施與所有3個(gè)FPGA相連的LVDS鏈路，最大限度地提高視頻流選擇與抗輻射方案的靈活性。 由于VPU所執行的任務(wù)“受監測入主觀(guān)限制”，SEAKR工程師選擇了Virtex-4QV太空級FPGA，并實(shí)施了更強大的抗輻射方案。通過(guò)結合使用TMR方法和配置存儲器清除，可確保透明地糾正控制路徑錯誤。 總之，通過(guò)Virtex FPGA，SEAKR工程師不僅已為太空應用開(kāi)發(fā)了應用獨立的處理器，同時(shí)還在多次太空任務(wù)中展示了該處理器的高度靈活性。RCC在基于衛星的影像處理與通信、高靈活性的無(wú)線(xiàn)電通信、天基網(wǎng)絡(luò )以及人類(lèi)太空飛行導航等領(lǐng)域中充當了主要組件。 太空級Virtex FPGA是COTS組件，可為要求苛刻的數據處理和通信系統提供所需性能。使用這些可重構的FPGA，可建立高靈活性可擴展架構，從而降低開(kāi)發(fā)成本并縮短設計周期。除了支持快速開(kāi)發(fā)與靈活的地面制造外，Virtex FPGA還提供在軌重構功能，從而可獲得更多顯著(zhù)的SWAP優(yōu)勢。 新一代的V級可重構FPGA可提供更高的邏輯容量、更高的硬化IP塊集成度、更高的性能以及更低的功耗，因此可獲得更多尺寸、重量和功耗等方面的優(yōu)勢�？馆椛淇芍貥嫷腣irtex FPGA消除了邏輯級或設備級的冗余實(shí)施，這不僅簡(jiǎn)化了設計人員的工作，同時(shí)還進(jìn)一步擴展了SWAP優(yōu)勢。 作者：SEAKR工程公司Ian Troxel，賽靈思公司Greg Lara 來(lái)源：電子技術(shù)應用 2009年第4期 |
