|
1 可重構測控系統的提出 測控系統一般是指基于計算機實(shí)現數據采集和控制的系統。測控系統在工業(yè)現場(chǎng)控制、家庭數字化管理、通信和網(wǎng)絡(luò )等方面應用廣泛，并不斷向低成本、高速、高性能、智能化、開(kāi)放化方向邁進(jìn)。但現代測控系統在設計和應用中仍然面臨不少的難題： ①設計速度難以適應產(chǎn)品更新?lián)Q代的快速變化。一般測控系統的設計都是針對某個(gè)特定的任務(wù)，從設計到投入使用的周期至少1～2年，甚至長(cháng)達4～5年。因此，在設計階段堪稱(chēng)先進(jìn)的方案往往在投入使用伊始就已落后了。 ②設計方案功能固定，通用性差，難以滿(mǎn)足不同層次、不斷變化的用戶(hù)需求。測控系統設計針對具體用戶(hù)，配置各異，通用性較差。如何滿(mǎn)足不同用戶(hù)、不同層次的需要，尤其是多任務(wù)用戶(hù)需要是一大難題。 ③虛擬儀器技術(shù)的應用使得軟件重構成為可能，但是達到還難以達到硬件重構和“即插即用”的效果。 因此，研究一種軟硬件可重構、開(kāi)放化、普適性的測控系統，對于實(shí)現測控系統的快速、開(kāi)放式設計，降低用戶(hù)使用成本具有很高的應用價(jià)值。本文基于現代測控系統的通用化結構特征和可重構的現場(chǎng)可編程門(mén)陣列FPGA技術(shù)的發(fā)展，提出一種可重構測控系統(Reconfigurable Mo—nitoring System，RMS)的設計構想，并給出其應用實(shí)例。 1．1 測控系統的結構模式和多任務(wù)特征 隨著(zhù)計算機軟硬件技術(shù)和測控技術(shù)的不斷深入融合，現代測控系統在結構上呈現出通用化特征，即“系統前端(信息的數據采集(A／D))+數字信號處理 (DSP)+系統后端(輸出(D／A)及顯示)”的模式。這種清晰的、通用化的結構模式為用戶(hù)實(shí)現測控系統的自組織、重定義和再利用創(chuàng )造了條件。 現代測控系統一般都具備多任務(wù)性，即系統需要同時(shí)完成幾個(gè)單獨的空間相關(guān)的(并行性)任務(wù)，或順序完成幾個(gè)時(shí)間相關(guān)的(順序性)任務(wù)。傳統的多任務(wù)設計方法，是通過(guò)增加硬件的數量，或加大軟件的控制功能來(lái)實(shí)現多任務(wù)性。一方面，增加了工程設計、調試的難度和成本，使得應用系統越來(lái)越龐大、復雜；另一方面，電路和軟件的復雜帶給用戶(hù)眾多的麻煩�？芍貥嫾夹g(shù)的出現為解決多任務(wù)問(wèn)題提供了新的思路。 1．2 可重構技術(shù)與可重構器件 可重構技術(shù)是21世紀初以來(lái)信息技術(shù)的研究熱點(diǎn)，是一種可以根據系統功能變化的需要重組自身資源，實(shí)現軟硬件結構自我優(yōu)化、自我生成的計算機技術(shù)�？芍貥嫾夹g(shù)包括硬件重構和軟件重構兩個(gè)方面。根據應用任務(wù)的需要進(jìn)行軟件重構，在傳統的系統設計中已普遍存在，而硬件重構(指系統的硬件邏輯結構發(fā)生改變)則是傳統的系統設計無(wú)法實(shí)現的�？芍貥嫾夹g(shù)的廣泛應用必須以提供可編程資源的可重構硬件為物質(zhì)基礎。 隨著(zhù)微電子技術(shù)的不斷發(fā)展，20世紀末出現的可編程邏輯器件(PLD)和可編程模擬器件(PAD)為測控系統的功能重構提供了硬件基礎�？芍貥嬈骷饕ㄒ韵聨追N： (1)可重構邏輯器件FPGA FPGA的可編程器件是基于SRAM的，可以快速地重新編程，即所謂“現場(chǎng)可編程”。這一特性使FPGA獲得廣泛應用，并成為可重構測控系統發(fā)展的持續驅動(dòng)力量。FPGA是構建可重構測控系統必不可少的關(guān)鍵器件。 (2)可重構模擬器件 可編程模擬器件(PAD)既屬于模擬集成電路，具有信號調理、模擬計算、中高頻應用等典型功能；又同PLD器件一樣，可由用戶(hù)通過(guò)現場(chǎng)編程和配置來(lái)改變其內部連接和元件參數，從而獲得所需要的電路功能。配合相應的開(kāi)發(fā)工具，其設計和使用均可以像PLD一樣方便、靈活和快捷。例如Lattice公司的可編程模擬芯片ispPAC30內含4個(gè)輸入儀表放大器、2個(gè)獨立的內部可控參考源和2個(gè)增強型DAC，提供了系統與測控對象的模擬接口，可用于連接模擬輸入，實(shí)現系統的數據采集功能；利用其可編程功能，可針對不同應用重構其功能。但相對于可編程邏輯器件，可編程模擬器件問(wèn)世較晚，品種偏少，還不能作為主流的可重構器件。 (3)可重構DSP器件 DSP器件適用于計算密集、算法復雜、并發(fā)性和實(shí)時(shí)性要求突出的場(chǎng)合，如帶有智能邏輯的消費類(lèi)產(chǎn)品、生物信息識別終端、帶有加解密算法的鍵盤(pán)、ADSL接入、實(shí)時(shí)語(yǔ)音壓解、虛擬現實(shí)顯示等。這類(lèi)智能化算法一般運算量較大，特別是向量運算、指針、線(xiàn)性尋址等較多，這些正是DSP處理器的長(cháng)處所在。但常規的 DSP無(wú)硬件重構功能，而支持DSP器件硬件重構的技術(shù)尚在研發(fā)中，難以投入大規模的應用。當然，可以通過(guò)傳統的軟件重構設計實(shí)現DSP功能重定義，但這不是我們在此討論的內容。一種實(shí)現可重構DSP器件的實(shí)用方法是利用FPGA器件實(shí)現可重構的DSP功能(如參考文獻)，其實(shí)質(zhì)是以可重構的FPGA器件為基礎實(shí)現DSP功能的重構。 綜上所述，FPGA器件的現場(chǎng)可編程特征成為可重構技術(shù)應用的關(guān)鍵，為可重構測控系統的設計提供了可行性。RMS就是以可重構器件構建系統硬件平臺，并在軟件平臺控制下產(chǎn)生不同的重載數據流來(lái)改變FPGA形成的硬件結構，以滿(mǎn)足不同任務(wù)要求。其實(shí)質(zhì)是一種軟硬件協(xié)同設計技術(shù)。 2 基于FPGA的RMS的設計 2．1 基于FPGA的RMS的設計原則 進(jìn)行可重構測試系統的設計應遵循以下基本原則： (1)接口標準化 在測控系統的接口設計上，盡量采用開(kāi)放式、標準化體系的接口標準，例如采用通用的讀寫(xiě)、控制總線(xiàn)結構、標準的伺服驅動(dòng)接口等。 (2)功能實(shí)現模塊化 RMS的軟件和硬件設計均采用模塊化的設計思想。依功能進(jìn)行模塊劃分，合理分配給FPGA器件和DSP器件。對于FPGA器件的功能，采用硬件描述語(yǔ)言進(jìn)行邏輯描述，經(jīng)功能設計、時(shí)序仿真、電路測試、模塊封裝，制作成專(zhuān)門(mén)的測控IP，供設計平臺調用。 (3)系統集成化、開(kāi)放化 將自己開(kāi)發(fā)的測控IP和從其他IP供應商處購買(mǎi)到的標準IP，利用專(zhuān)門(mén)的綜合軟件集成為測控系統。還可以通過(guò)裁剪和重整不同的IP來(lái)改變設計，達到既能實(shí)現功能定制、滿(mǎn)足目前測控要求，又具有開(kāi)放性、能適應未來(lái)功能擴展的目標。 (4)根據系統規模靈活選用主控制器 作為RMS的核心，可重構主控制器是體現RMS規模和功能不同的關(guān)鍵器件�？梢愿鶕䴗y控對象的需要靈活選擇其實(shí)現器件及功能模塊，以實(shí)現功能和造價(jià)的合理平衡�？梢赃x用低成本的FPGA方案，以有限狀態(tài)機(FSM)模式完成功能設計，以JTAG被動(dòng)串行方式下載實(shí)現靜態(tài)重構，用于簡(jiǎn)單、低速的數據采集；也可以選用高性能的SOPC方案，實(shí)現可動(dòng)態(tài)重構，以滿(mǎn)足高速、復雜數據處理的需要。 (5)嵌入式特征 RMS具有功能可裁剪、結構重定義和軟硬件協(xié)同設計特征，是典型的嵌入式系統。 2．2 基于FPGA的RMS的結構與設計 RMS可以視為一個(gè)通用的測控設計平臺，其硬件基本結構如圖1所示。 
該測控系統由主控計算機和相對獨立的基于FPGA器件的測控系統兩大部分，通過(guò)通信接口連接而成。主控計算機主要實(shí)現人機對話(huà)功能，包括測試數據的處理、顯示及儀器軟面板的控制，可以利用虛擬儀器技術(shù)實(shí)現�；贔PGA器件的測控系統包括數據采集與輸出控制單元、FPGA單元和DSP單元，3個(gè)單元均有可重構功能，并接受主控制器單元的控制�；竟δ軌K是指作為計算機系統通用的不可或缺的電源、系統監控模塊及存儲器模塊。 2．2．1 可重構數據采集與輸出控制單元 該單元作為RMS的前向、后向通道與被測控對象直接相連。其中的信號調理電路可以設計成通用形式，并根據測控對象的數量、量程、模擬／數字類(lèi)型、濾波參數等進(jìn)行重定義和調整。例如可以采用可重構PAD器件直接與模擬測試對象相連，并由主控計算機完成設計、仿真、測試，通過(guò)主控制器單元實(shí)現重構。 2．2．2 可重構FPGA單元和可重構DSP單元 FPGA單元和DSP單元的功能可以預先根據實(shí)際測試對象的需要進(jìn)行合理劃分，并在主控計算機上以IP核的方式完成設計、仿真、測試和整合的全過(guò)程，最后的配置數據流文件預先存放于相應的配置存儲器中(一般為SRAM或Flash存儲器)。這種靜態(tài)重構方式適用于對配置實(shí)時(shí)性要求不太高的一般場(chǎng)合，選用基于SRAM的FPGA器件和通用DSP即可。如果對配置切換的實(shí)時(shí)性要求較高，則可以選用特定的適于動(dòng)態(tài)配置的FPGA器件，但成本要高昂得多。 2．2．3 可重構主控制器 主控制器單元是實(shí)現可重構功能的關(guān)鍵部分，它既是測控系統與主控計算機數據傳遞的通道，又是數據采集與輸出控制單元、FPGA單元和DSP單元的控制中樞。在系統重構模式下，它接收主控計算機的重構指令和數據，對FPGA和DSP的配置存儲器進(jìn)行在線(xiàn)編程；在正常測控模式下，主控制器從FPGA和DSP 獲得采集和處理的數據，并送主控計算機處理。 主控制器的設計可以根據系統規模合理選擇，可以采用通用MCU(如51系列單片機)、嵌入式SoC(如ARM)；也可利用FPGA器件實(shí)現，例如選用 A1tera公司的Nios軟處理器核基于SOPC方法進(jìn)行設計。 2．2．4 通信結構 RMS通信結構的選擇對系統的工作速度、實(shí)時(shí)性以及成本來(lái)說(shuō)至關(guān)重要。 從通用性角度考慮，RMS的通信結構可以根據系統規模的需要選擇不同的形式。大型測控系統可以選用專(zhuān)用測控總線(xiàn)(如GPIB、CPI、CPCI等)，以標準化、模塊化插卡形式與主控計算機相連；小型系統則可以根據需要選用通用總線(xiàn)(如RS232、UART、USB、CAN總線(xiàn))，有選擇地添加可編程I／O 口、ZigBee無(wú)線(xiàn)通信接口、TCP／IP協(xié)議、以太網(wǎng)接口等通信、網(wǎng)絡(luò )擴展接口，以滿(mǎn)足無(wú)線(xiàn)通信和網(wǎng)絡(luò )測控功能擴展的需要。不論規模大小，接口類(lèi)型各異，都可用IP模塊的形式進(jìn)行設計并配置到FPGA器件上，以滿(mǎn)足不同應用需要。 值得注意的是，測控系統的通信結構設計不僅要包括系統總線(xiàn)的設計，還包括FPGA片內通信結構的設計。典型的可重構FPGA片內通信結構通常有片上總線(xiàn)和片上網(wǎng)絡(luò )兩種策略。片上網(wǎng)絡(luò )結構雖能較好地體現結構參數要求，但面積花費巨大；而片上總線(xiàn)結構憑借靈活性高、可延展、設計開(kāi)銷(xiāo)小、帶寬要求較低、時(shí)延較短等優(yōu)點(diǎn)，成為RMS的首選�？紤]到FPGA的配置需要，在通信模塊、主控制器模塊和FPGA器件內都應設計相應的JTAG接口，以滿(mǎn)足數據流配置和在線(xiàn)測試的需要。 2．2．5 軟件重構 軟件重構是作為軟硬件協(xié)同設計實(shí)現的測控系統重構的必要內容。傳統的測控軟件常常是針對具體的測控、對象和硬件資源設計的，從而限制了不同型號、不同廠(chǎng)家、不同硬件接口的測控器件的使用。為實(shí)現測控系統的軟件重構，應打破傳統測控軟件的設計思路，采用“基于程序框架和可復用構件”的軟件復用思路”。如圖 2所示，將測控軟件劃分為測控軟件平臺和測控驅動(dòng)程序兩部分，其間通過(guò)軟件平臺提供的軟件接口來(lái)實(shí)現動(dòng)態(tài)鏈接。測控軟件平臺主要實(shí)現主控計算機功能的控制，以及主控計算機與測控系統的驅動(dòng)程序之間的數據通信。
測控終端應用軟件的可重構、可識別包含兩個(gè)方面：其一，測控軟件平臺的可重構，即不同測控應用的軟件平臺能夠識別相同的控制指令，準確完成主控計算機分配的測控任務(wù)；其二，測控驅動(dòng)程序的可重構，即各種不同類(lèi)型的測量、控制應用的驅動(dòng)程序可以動(dòng)態(tài)鏈接到軟件平臺上，實(shí)現“熱拔插”。 測控軟件的重構平臺有多種選擇：可以是專(zhuān)用的基于圖形化GUI的虛擬儀器軟件，如Labview(通過(guò)CLF節點(diǎn)實(shí)現與儀器驅動(dòng)程序的接口，儀器驅動(dòng)程序以動(dòng)態(tài)鏈接庫的形式給出，將與儀器有關(guān)的I／0操作都封裝成函數，并通過(guò)訪(fǎng)問(wèn)USB或其他接口驅動(dòng)實(shí)現數據的輸入、輸出)；也可以采用通用的可視化軟件編程環(huán)境，如VB、VC等。對于小型、較簡(jiǎn)單的測控系統，推薦選用圖形化、高效的Labview。 3 基于CPCI總線(xiàn)的RMS的實(shí)現 下面給出的實(shí)例是應用于雷達信號實(shí)時(shí)偵測的基于CPCI總線(xiàn)的RMS。傳統的雷達偵測，由于信號特征和處理方式不同，需要研制多種獨立的偵測卡(如脈沖雷達偵測卡、連續波雷達偵測卡、敵我識別信號偵測卡等十幾種設備)及對應測控軟件。采用通用的硬件平臺，由1個(gè)CPCI工業(yè)控制計算機和2塊CPCI可重構硬件電路板卡構成，根據不同種類(lèi)的雷達信號分別進(jìn)行FPGA和DSP的設計，并將配置文件存儲在計算機中。實(shí)際工作時(shí)，針對不同的雷達信號，通過(guò)應用軟件選擇對應的軟硬件配置文件進(jìn)行動(dòng)態(tài)可重構，達到了小型化、通用化和軟硬件可重構化的效果，研發(fā)成本節約近70％，并縮短50％的開(kāi)發(fā)周期。圖3為該系統的硬件框圖。
圖3中，核心器件——可重構主控制器EP2$30是通過(guò)可重構FPGA和DSP器件來(lái)連接信號采集與控制處理輸出部分，實(shí)現測控功能的控制中心通過(guò) CPCI總線(xiàn)與主控計算機進(jìn)行數據交換的通道�；赟OPC的設計思想．使用Altera公司的NiosII處理器IP軟核及外圍邏輯編程實(shí)現主控制器功能。主控制器與CPCI控制器通過(guò)PCI局部總線(xiàn)交換指令和數據，通過(guò)自定義總線(xiàn)和DSP總線(xiàn)與FPGA和DSP交換采集和輸出數據。在系統重構模式下，主控制器通過(guò)CPCI控制器接收主機的重構指令和數據，對FPGA的配置存儲器和DSP的程序存儲器進(jìn)行在線(xiàn)編程；同時(shí)也可以直接對FPGA進(jìn)行在線(xiàn)并行加載，完成系統的硬件重構。在系統正常工作模式下，主控制器把從采集部分獲得的實(shí)時(shí)數據通過(guò)CPCI總線(xiàn)傳輸給主控計算機，或送往DSP進(jìn)行數據處理并控制輸出。 對于數據采集模塊和控制輸出模塊，“可重構”的含義是指其模塊組成可以根據測控需要進(jìn)行裁剪，例如可選用PAD模塊、基于FPGA實(shí)現的電動(dòng)機轉速控制模塊、步進(jìn)電機控制模塊等。 結語(yǔ) 本文根據測控系統的通用結構模型和FPGA的可重構功能特點(diǎn)，提出了一種基于FPGA器件，針對嵌入式應用有效縮短開(kāi)發(fā)周期和設計與應用成本，滿(mǎn)足并行性、多任務(wù)、開(kāi)放化和集成化要求的RMS的平臺式設計思想，實(shí)現了測控系統“只能由廠(chǎng)家定義、設計，用戶(hù)只能使用”模式和“單任務(wù)”模式的突破。RMS技術(shù)在工業(yè)現場(chǎng)控制、城市市政管理、智能樓宇監控、智能家居等領(lǐng)域應用前景廣闊，在遠程重構和網(wǎng)絡(luò )測控方面亦有研究?jì)r(jià)值。 參考文獻 1. 段然 嵌入式可重構DSP體系結構研究 2005 2. 唐穎.阮越 一種基于 Nios Ⅱ的可重構DSP系統設計 [期刊論文] -電子設計應用2007(3) 3. 陸文斌.王成華 在系統可編程模擬器件的實(shí)時(shí)動(dòng)態(tài)重構及應用 [期刊論文] -數據采集與處理2006(2) 4. 劉凱.徐欣.徐暉 基于CPCI的動(dòng)態(tài)可重構數據采集系統 [期刊論文] -微處理機2005(5) 5. 王健.張燁.秦霆鎬 基于A(yíng)RM 的可重構測控平臺的實(shí)現 [期刊論文] -電子測量技術(shù)2007(5) 6. 劉倩.李廣軍.郭志勇 動(dòng)態(tài)可重構系統的通信結構研究 [期刊論文] -單片機與嵌入式系統應用2007(11) 7. 賴(lài)根 面向領(lǐng)域的軍械測試系統軟件復用技術(shù)及應用研究 2006 作者：泰山學(xué)院 王春玲 劉磊 來(lái)源：?jiǎn)纹瑱C與嵌入式系統應用 2008 (12) |
