PCIe/PCI Master DMA、Nand Flash、DRAM、RocketIO/SRIO、SERDES、ADV212

axpro

基于PCI Express的數據采集卡
PCIe數據采集卡
PCI Express數據采集卡

本人在北京工作6年以上,從事FPGA外圍接口設計,非常熟悉PCI Express協(xié)議,設計調試了多個(gè)基于PCI Express接口的數據采集卡.

本人非常熟悉Virtex-5/Virtex-6/7 Series FPGA PCI Express Block Endpoint模塊,基于該模塊設計了PCI Express Endpoint Master DMA.

1. Master DMA位于FPGA內部,FPGA執行DMA操作,主要包括兩大功能DMA Write(FPGA-->內存)和DMA Read(內存-->FPGA).
2. 4x PCI Express Gen 1 DMA Write(FPGA-->內存)的速度可達860MB/s;4x PCI Express DMA Read(內存-->FPGA)的速度可達840MB/s.
3. 8x PCI Express Gen 1 DMA Write(FPGA-->內存)的速度可達1690MB/s;8x PCI Express DMA Read(內存-->FPGA)的速度可達1640MB/s.
4. 4x PCI Express Gen 2 DMA Write(FPGA-->內存)的速度可達1680MB/s;4x PCI Express DMA Read(內存-->FPGA)的速度可達1620MB/s.
5. 8x PCI Express Gen 2 DMA Write(FPGA-->內存)的速度可達3440MB/s;4x PCI Express DMA Read(內存-->FPGA)的速度可達3380MB/s.
6. FPGA內部的Master DMA也包含與DMA傳輸相關(guān)的控制狀態(tài)寄存器和中斷寄存器.
7. PCI Express驅動(dòng)采用WinDriver,采用Legacy PCI或MSI中斷方式,用戶(hù)應用軟件通過(guò)WinDriver的API函數訪(fǎng)問(wèn)PCI Express寄存器文件.

PCI Express接口特性如下：
1. 自適應鏈路速率，支持Gen 1、2.5Gbps/Lane(Virtex-5 FPGA)和Gen 2、5.0Gbps/Lane(Virtex-6/7 Series FPGA)
2. 自適應鏈路寬度，支持PCI Express x8/x4/x1
3. 支持Master DMA Write、Master DMA Read、MSI/傳統PCI中斷、寄存器讀寫(xiě)、RAM讀  寫(xiě)
4. 支持Master DMA Write和Master DMA Read全雙工數據傳輸
5. PCI Express驅動(dòng)支持Windows、Linux等操作系統，如Windriver
6. 即插即用，支持熱插拔

本人已經(jīng)在Xilinx評估板ML555,ML605和KC705,以及自制的 PCIe金手指板卡上調試驗證了PCI Express Endpoint Master DMA功能.
1. Master DMA Write數據傳輸功能,數據傳輸流方向：光纖/RocketIO GTP--> DDR2/DDR3內存 --> PCI Express Master DMA Write --> PC內存 --> PC硬盤(pán).
2. Master DMA Read數據傳輸功能,數據傳輸流方向：PC硬盤(pán) --> PC內存 --> PCI Express Master DMA Read --> DDR2/DDR3內存 --> 光纖/RocketIO GTP接口.
3. 寄存器訪(fǎng)問(wèn):軟件訪(fǎng)問(wèn)FPGA內部與DMA傳輸相關(guān)的寄存器.
4. FPGA發(fā)出Legacy PCI或MSI中斷.
5. 用戶(hù)應用程序,采用Visual C/C++編寫(xiě).

本人可以提供FPGA源代碼,PCI Express驅動(dòng)、用戶(hù)應用程序源代碼以及相關(guān)設計、測試文檔.同時(shí)還可以在Xilinx評估板ML555,ML605和KC705,以及自制的PCIe金手指板卡上演示驗證.

如有PCI Express相關(guān)方面的技術(shù)合作，可聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com





NAND FLASH Controller IP Core
標準NAND FLASH Controller
標準NAND FLASH控制器

我是一位在職者（北京），專(zhuān)業(yè)從事FPGA接口設計，有較多的空余時(shí)間，對FPGA有比較豐富的項目經(jīng)驗（6年）。
熟練使用Xilinx/Altera FPGA，熟悉NAND FLASH接口時(shí)序。

自行編寫(xiě)標準NAND FLASH Controller/控制器，可以以源代碼（VHDL/Verilog HDL語(yǔ)言）或網(wǎng)表形式(提供使用手冊)提供，功能包括：
1. 支持異步接口的SLC和MLC Nand Flash
2. 最高支持時(shí)序模式5（Timing Mode 5）
3. 兼容ONFI命令集：Reset、Read ID/ONFI Signature、Read Unique ID、Read Parameter Page、Set Feature、Get Feature、Read Status、Erase、Program Page、Read Page、Program Page Cache、Read Page Cache
4. 支持上電自動(dòng)壞塊檢測
5. 支持壞塊表動(dòng)態(tài)更新
6. 支持壞塊管理（BBM）；壞塊管理使能和禁止
7. 支持ECC：256 Byte糾正1-bit，檢錯2-bit；ECC使能和禁止
8. 內置DMA數據傳輸引擎
9. 支持各個(gè)設備廠(chǎng)商（Micron、Samsung、Hynix、Toshiba、ST-Micro和其他廠(chǎng)商）的Nand Flash

NAND FLASH Controller自動(dòng)進(jìn)行壞塊管理以及ECC糾錯，壞塊表可存儲于FPGA內部RAM塊。

NAND FLASH控制器的用戶(hù)接口友好，基本上都是DPRAM或FIFO接口，狀態(tài)信號是I/O接口，易于使用。

此NAND FLASH控制器可以適應各種各樣的NAND FLASH芯片型號。

此NAND FLASH控制器多次在實(shí)際項目中使用，被證明穩定可靠。

如有NAND FLASH接口開(kāi)發(fā)相關(guān)方面的技術(shù)合作，可隨時(shí)聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com





NAND FLASH Controller IP Core
Super-High-Speed NAND FLASH Array Controller
超高速NAND FLASH陣列控制器

我是一位在職者（北京），專(zhuān)業(yè)從事FPGA接口設計，有較多的空余時(shí)間，對FPGA有比較豐富的項目經(jīng)驗（6年）。
熟練使用Xilinx/Altera FPGA，熟悉NAND FLASH接口時(shí)序。

自行編寫(xiě)NAND FLASH Controller/控制器，可以以源代碼（VHDL語(yǔ)言）或網(wǎng)表形式(提供使用手冊)提供，功能包括：
1. NAND Flash物理接口時(shí)序：支持PAGE READ、PROGRAM PAGE、BLOCK ERASE、RESET、READ ID、READ STATUS、Set/Get Feature等命令集和相關(guān)時(shí)序
2. Nand Flash陣列的流水線(xiàn)管理：流水線(xiàn)化PROGRAM PAGE，使Nand Flash陣列的存儲速度最大化；流水線(xiàn)管理NAND FLASH陣列的PAGE READ、BLOCK ERASE、RESET、READ ID等操作
3. Nand Flash陣列的壞塊檢測：檢測NAND FLASH的原始出廠(chǎng)壞塊
4. Nand Flash陣列的壞塊管理：在Nand Flash陣列的PROGRAM PAGE和PAGE READ過(guò)程中，剔除NAND FLASH的壞塊，產(chǎn)生有效的塊地址
5. Nand Flash陣列的ECC：256 byte數據生成3 byte ECC編碼，使用3 byte ECC編碼能夠糾正256 byte數據中的1個(gè)bit錯誤，檢測2個(gè)bit以上的錯誤

NAND FLASH Controller自動(dòng)進(jìn)行壞塊管理以及ECC糾錯，壞塊表可存儲于FPGA內部RAM塊或片外SRAM。

NAND FLASH控制器的用戶(hù)接口友好，基本上都是DPRAM或FIFO接口，狀態(tài)信號是I/O接口，易于使用。

此NAND FLASH控制器既可以適應簡(jiǎn)單的單片NAND FLASH應用，也可以適應NAND FLASH陣列應用，并且可以適應各種各樣的NAND
FLASH芯片型號。

8x8(8行8列:8個(gè)片選,64位數據總線(xiàn)) NAND FLASH陣列的存儲速度可達380MB/S。

FPGA內部可以嵌入多個(gè)NAND FLASH控制器，每個(gè)控制器的存儲速度可達380MB/S。如果嵌入4個(gè)NAND FLASH控制器，那么存儲速度可達1520MB/S。

此NAND FLASH控制器多次在實(shí)際項目中使用，被證明穩定可靠。

如有NAND FLASH接口開(kāi)發(fā)相關(guān)方面的技術(shù)合作，可隨時(shí)聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com





高速LVDS數據傳輸方案和協(xié)議
基于FPGA的高速LVDS數據傳輸

本人在北京工作6年,從事FPGA外圍接口設計,非常熟悉高速LVDS數據傳輸,8B/10B編碼等,設計調試了多個(gè)FPGA與FPGA以及FPGA與專(zhuān)用芯片(比如AD/DA)之間的高速LVDS數據傳輸.

本人非常熟悉Virtex-5/Virtex-6/7 Series
FPGA的內置SERDES模塊,包括ISERDES,OSERDES,IODELAY,IDELAYCTRL等部件,基于該模塊設計了一種高速LVDS數據收發(fā)方案和協(xié)議:
1. 1路LVDS數據的時(shí)鐘頻率是500MHz(Virtex-5)或600MHz(Virtex-6)或700MHz(KiNtex-7),雙沿數據傳輸;1路LVDS數據的傳輸速率為1Gbps(Virtex-5)或1.2Gbps(Virtex-6)或1.4Gbps(Kintex-7),16路LVDS數據的傳輸速率為16Gbps(Virtex-5)或19.2Gbps(Virtex-6)或22.4Gbps(Kintex-7)
2. 高速LVDS數據發(fā)送:訓練序列產(chǎn)生,數據成幀,8B/10B編碼,數據并行轉串行,隨路時(shí)鐘產(chǎn)生等
3. 高速LVDS數據接收:接收時(shí)鐘檢測(檢測接收時(shí)鐘的存在),接收時(shí)鐘對齊(對接收時(shí)鐘進(jìn)行移相),數據串行轉并行,接收數據字節序對齊(Comma碼對齊),接收數據Los-of-Sync狀態(tài)機,8B/10B解碼,解數據幀等

本人已經(jīng)在Xilinx評估板ML555/ML605/KC705上調試驗證了16路高速LVDS數據收發(fā)方案和協(xié)議.
1. 1對LVDS隨路時(shí)鐘+16對LVDS發(fā)送數據,時(shí)鐘頻率是500MHz(Virtex-5)或600MHz(Virtex-6)或700MHz(KiNtex-7),雙沿數據傳輸;數據傳輸速率為16Gbps(Virtex-5)或19.2Gbps(Virtex-6)或22.4Gbps(Kintex-7).
2. 1對LVDS接收時(shí)鐘+16對LVDS接收數據.

本人可以提供FPGA源代碼.同時(shí)還可以在Xilinx評估板ML555/ML605/KC705上演示驗證.

如有高速LVDS數據傳輸相關(guān)方面的技術(shù)合作，可聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com






SDR/DDR/DDR2/DDR3 控制器
SDR/DDR/DDR2/DDR3 Controller
SDR SDRAM 控制器
SDR SDRAM Controller
DDR SDRAM 控制器
DDR SDRAM Controller
DDR2 SDRAM 控制器
DDR2 SDRAM Controller
DDR3 SDRAM 控制器
DDR3 SDRAM Controller

我是一位在職者（北京），專(zhuān)業(yè)從事FPGA設計，有較多的空余時(shí)間，對FPGA有比較豐富的項目經(jīng)驗（6年）。

熟練使用Virtex-5/Spartan-6/Virtex-6/7 Series  FPGA，熟悉SDR SDRAM接口時(shí)序，熟悉DDR SDRAM/DDR2 SDRAM/DDR3 SDRAM接口時(shí)序。

自行編寫(xiě)符合SDR SDRAM接口時(shí)序的SDR SDRAM控制器，支持全頁(yè)突發(fā)模式，SDR
SDRAM控制器的CS寬度、Bank寬度、Row寬度、Column寬度、以及AC Timing參數（比如刷新時(shí)間、激活時(shí)間等）都是可編程的，突發(fā)數據長(cháng)度可變，SDR SDRAM控制器已經(jīng)解決翻頁(yè)問(wèn)題。
SDR SDRAM控制器以源代碼（Verilog HDL）形式提供，既可用于A(yíng)ltera FPGA，也可用于Xilinx FPGA，用戶(hù)訪(fǎng)問(wèn)接口符合Avalon-MM Slave Burst Interface規范，控制器經(jīng)過(guò)嚴格驗證，多次在實(shí)際項目中使用，被證明穩定可靠。
SDR SDRAM控制器的最高時(shí)鐘頻率是166MHz。將SDR Controller進(jìn)行FIFO化或乒乓化操作，多次在實(shí)際項目中使用，被證明穩定可靠。

熟練使用Virtex-5/Spartan-6/Virtex-6/7 Series FPGA MIG的DDR/DDR2/DDR3 Controller，支持DDR2 800以及DDR3 1600，將DDR2/DDR3 Controller進(jìn)行FIFO化或乒乓化操作，多次在實(shí)際項目中使用，被證明穩定可靠。

如有SDR/DDR/DDR2/DDR3 SDRAM接口開(kāi)發(fā)相關(guān)方面的技術(shù)合作，可隨時(shí)聯(lián)系我。

聯(lián)系方式：neteasy163z@163.com







RocketIO高速串行接口


本人在北京工作6年以上，從事FPGA外圍接口設計，熟練使用Virtex-5/Virtex-6 FPGA，非常熟悉RocketIO GTP/GTX協(xié)議，Aurora協(xié)議，Serial RapidIO協(xié)議。
本人已經(jīng)在Virtex-5/Virtex-6 FPGA上調試通過(guò)基于RocketIO GTP/GTX協(xié)議的數據流收發(fā)，基于A(yíng)urora Framing和Streaming的數據流收發(fā)，基于Serial RapidIO協(xié)議的SWRITE數據流收發(fā)，并且已經(jīng)應用于實(shí)際項目中

基于RocketIO GTP/GTX協(xié)議  
數據流接收處理：RocketIO GTP/GTX RXN/RXP --> RocketIO GTP/GTX --> 接收數據處理（判別SOF和EOF，協(xié)議楨處理，剔除IDLE符號）--> FIFO接口輸出
數據流發(fā)送處理：FIFO接口輸入 --> 發(fā)送數據處理（增加SOF和EOF，協(xié)議楨產(chǎn)生，插入IDLE符號或時(shí)鐘校正序列）--> RocketIO GTP/GTX --> RocketIO GTP/GTX TXN/TXP

基于A(yíng)urora Framing和Streaming協(xié)議
數據流接收處理：RocketIO GTP/GTX RXN/RXP --> RocketIO GTP/GTX --> Aurora Core --> 接收數據處理（根據LocalLink RX Port 判別SOF和EOF，剔除IDLE符號）--> FIFO接口輸出
數據流發(fā)送處理：FIFO接口輸入 --> 發(fā)送數據處理（將數據通過(guò)LocalLink TX Port輸入Aurora Core）--> Aurora Core --> RocketIO GTP/GTX --> RocketIO GTP/GTX TXN/TXP

基于Serial RapidIO協(xié)議
數據流接收處理：RocketIO GTP/GTX RXN/RXP --> RocketIO GTP/GTX --> Serial RapidIO Core --> 接收SWRITE數據幀處理（根據Serial RapidIO SWRITE格式解析數據幀）--> FIFO接口輸出
數據流發(fā)送處理：FIFO接口輸入 --> 發(fā)送數據處理（將數據根據Serial RapidIO SWRITE格式打包輸入Serial RapidIO Core）--> Serial RapidIO Core --> RocketIO GTP/GTX --> RocketIO GTP/GTX TXN/TXP
寄存器讀寫(xiě)：NWRITE，NREAD等協(xié)議
中斷接口：DOORBELL協(xié)議

如有基于RocketIO高速串行接口設計相關(guān)方面的技術(shù)合作，可隨時(shí)聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com





基于PCI的數據采集卡
PCI數據采集卡

本人在北京工作6年以上,從事FPGA外圍接口設計,非常熟悉PCI協(xié)議,設計調試了多個(gè)基于PCI接口的數據采集卡.

本人非常熟悉Virtex-2/Virtex-2 Pro/Virtex-5/Spartan-6/Spartan-3 FPGA PCI Block模塊,基于該模塊設計了PCI Master DMA.

1. Master DMA位于FPGA內部,FPGA執行DMA操作,主要包括兩大功能DMA Write(FPGA-->內存)和DMA Read(內存-->FPGA).
2. 32-bit 33MHz PCI DMA Write(FPGA-->內存)的速度可達130MB/s;32-bit 33MHz PCI DMA Read(內存-->FPGA)的速度可達100MB/s.
3. 64-bit 66MHz PCI DMA Write(FPGA-->內存)的速度可達520MB/s;64-bit 66MHz PCI DMA Read(內存-->FPGA)的速度可達420MB/s.
4. FPGA內部的Master DMA也包含與DMA傳輸相關(guān)的控制狀態(tài)寄存器和中斷寄存器.
5. PCI Express驅動(dòng)采用WinDriver,采用Legacy PCI中斷方式,用戶(hù)應用軟件通過(guò)WinDriver的API函數訪(fǎng)問(wèn)PCI Express寄存器文件.

PCI 接口特性如下：
1. 支持32-bit 33MHz PCI接口
2. 支持64-bit 66MHz PCI接口
3. 支持Master DMA Write、Master DMA Read、傳統PCI中斷、寄存器讀寫(xiě)、RAM讀寫(xiě)
4. PCI驅動(dòng)支持Windows、Linux等操作系統，如Windriver
5. 即插即用，支持熱插拔

本人已經(jīng)在Xilinx評估板ML555,以及自制的PCI金手指板卡上調試驗證了PCI Master DMA功能.
1. Master DMA Write數據傳輸功能,數據傳輸流方向：光纖/RocketIO GTP--> DDR2內存 --> PCI Master DMA Write --> PC內存 --> PC硬盤(pán).
2. Master DMA Read數據傳輸功能,數據傳輸流方向：PC硬盤(pán) --> PC內存 --> PCI Master DMA Read --> DDR2內存 --> 光纖/RocketIO GTP接口.
3. 寄存器訪(fǎng)問(wèn):軟件訪(fǎng)問(wèn)FPGA內部與DMA傳輸相關(guān)的寄存器.
4. FPGA發(fā)出Legacy PCI中斷.
5. 用戶(hù)應用程序,采用Visual C/C++編寫(xiě).

本人可以提供FPGA源代碼,PCI驅動(dòng)、用戶(hù)應用程序源代碼以及相關(guān)設計、測試文檔.同時(shí)還可以在Xilinx評估板ML555,以及自制的PCI金手指板卡上演示驗證.

如有PCI Express相關(guān)方面的技術(shù)合作，可聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com





使用ADV202/ADV212實(shí)現圖像壓縮


本人在北京工作6年以上,專(zhuān)業(yè)從事FPGA外圍接口設計,非常熟悉JPEG2000,使用ADV202/ADV212進(jìn)行圖像壓縮.

非常熟悉ADV202/ADV212圖像處理芯片,基于該芯片實(shí)現JPEG2000圖像壓縮.

1. 采用ADV212 HIPI模式壓縮靜態(tài)圖像,DMA通道0輸入原始圖像數據,DMA通道1輸出壓縮后數據.
2. 在A(yíng)DV212 HIPI模式下成功裝載固件(Firmware),正確初始化ADV212.
3. 支持灰度圖像和彩色圖像輸入，比如CCD，紅外，超光譜，可見(jiàn)近紅外，短波紅外，長(cháng)波紅外等.
4. 在Irreversible(不可逆)壓縮模式下，單個(gè)ADV202/ADV212的圖像最大輸入速率為45MSPS;在Reversible(可逆)壓縮模式下，單個(gè)ADV202/ADV212的圖像最大輸入速率為40MSPS.
5. 圖像精度可配：8-bit, 10-bit, 12-bit, 14-bit, 16-bit.
6. 采用小波變換算法(Wavelet Kernal), 支持5/3和9/7小波變換,支持有損和無(wú)損壓縮.
7. 圖像壓縮比可調.8:1壓縮比下,峰值信噪比PSNR大于38dB.
8. 輸入圖像分辨率或圖像尺寸可調.
9. 使用kdu軟件進(jìn)行解壓.

如有ADV202/ADV212相關(guān)方面的技術(shù)合作，可聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com