深圳信盈達FPGA實(shí)戰技術(shù)學(xué)習指導

xydphy

深圳FPGA實(shí)戰技術(shù)學(xué)習指導
隨著(zhù)科技的發(fā)展，技術(shù)提高產(chǎn)品性能要求越來(lái)越高，近幾年可編程的門(mén)陣列（FPGA）技術(shù)發(fā)展迅速，其高度的靈活性，使其在通信、數據處理、網(wǎng)絡(luò )、儀器、工業(yè)控制、軍事和航空航天等領(lǐng)域得到越來(lái)越廣泛的應用。在數字IC設計領(lǐng)域，前端驗證工作一般都是用FPGA完成的，因此FPGA工程師也是IC設計公司迫切需要的人才。 FPGA/IC邏輯設計開(kāi)發(fā)已經(jīng)成為當前最有發(fā)展前途的行業(yè)之一，特別是熟悉硬件構架的FPGA系統工程師
第一階段的課程主要幫助學(xué)員了解FPGA系統設計的基礎知識，掌握FPGA最小系統硬件電路設計方法，學(xué)會(huì )操作QuartusII軟件來(lái)完成FPGA的設計和開(kāi)發(fā)。
1.可編程邏輯設計技術(shù)簡(jiǎn)介
2.下一代可編程邏輯設計技術(shù)展望
3.可編程邏輯器件硬件上的四大發(fā)展趨勢
4.EDA軟件設計方法及發(fā)展趨勢
5.FPGA的設計流程
6.FPGA的常用開(kāi)發(fā)工具
7.FPGA的基本結構
8.主流低成本FPGA Cyclone
10.FPGA芯片的選型策略詳解
11.FPGA關(guān)鍵電路的設計（最小電路設計）：
    11.1  FPGA管腳設計
    11.2  下載配置與調試接口電路設計
    11.3  高速SDRAM存儲器接口電路設計
    11.4  異步SRAM（ASRAM）存儲器接口電路設計
    11.5  FLASH存儲器接口電路設計
    11.6  開(kāi)關(guān)、按鍵與發(fā)光LED電路設計
    11.7  VGA接口電路設計
    11.8  PS/2鼠標及鍵盤(pán)接口電路設計
    11.9  RS-232串口
    11.10  字符型液晶顯示器接口電路設計
    11.11  USB2.0接口芯片CY7C68013電路設計
    11.12  電源電路設計
    11.13  復位電路設計
    11.14  撥碼開(kāi)關(guān)電路設計
    11.15  i2c總線(xiàn)電路設計
    11.16  時(shí)鐘電路設計
    11.17  圖形液晶電路設計
12.Alter FPGA的結構

第二階段:熟練掌握硬件描述語(yǔ)言(Verilog HDL)是FPGA工程師的基本要求。通過(guò)本節課程的學(xué)習，學(xué)員可以了解目前最流行的Verilog HDL語(yǔ)言的基本語(yǔ)法，掌握Verilog HDL語(yǔ)言中最常用的基本語(yǔ)法。通過(guò)本節課程學(xué)習，學(xué)員可以設計一些簡(jiǎn)單的FPGA程序，掌握組合邏輯和時(shí)序邏輯電路的設計方法。通過(guò)實(shí)戰訓練，學(xué)員可以對Verilog HDL語(yǔ)言有更深入的理解和認識。

1.Verilog HDL語(yǔ)言簡(jiǎn)介
2.Verilog HDL語(yǔ)言邏輯系統
3.Verilog HDL操作數和操作符
4.Verilog HDL和VHDL語(yǔ)言的對比
5.Verilog HDL循環(huán)語(yǔ)句
6.Verilog HDL程序的基本結構
7.Verilog HDL語(yǔ)言的數據類(lèi)型和運算符
8.Verilog HDL語(yǔ)言的賦值語(yǔ)句和塊語(yǔ)，阻塞和非阻塞賦值語(yǔ)句的區別
9.Verilog HDL語(yǔ)言的條件語(yǔ)句，包括IF語(yǔ)句和CASE語(yǔ)句的典型應用
10.Verilog HDL語(yǔ)言的其他常用語(yǔ)句
11.Verilog HDL語(yǔ)言實(shí)現組合邏輯電路
12.Verilog HDL語(yǔ)言實(shí)現時(shí)序邏輯電路
第三階段
  雖然利用第二階段課程學(xué)到的HDL基本語(yǔ)法可以完成大部分的FPGA功能，但相對復雜的FPGA系統設計中，如果能夠合理的應用Verilog HDL的高級語(yǔ)法結構，可以達到事半功倍的效果。通過(guò)第三天課程的學(xué)習，學(xué)員可以掌握任務(wù)（TASK），函數（FUNCTION）和有限狀態(tài)機（FSM）的設計方法，可以更好的掌握FPGA的設計技術(shù)。此外，本節課程還介紹了QuartusII軟件的兩個(gè)常用的高級工具－SignalTAP和LogicLock，可以提高FPGA設計和調試的效率。

1. TASK和FUNCTION語(yǔ)句的應用場(chǎng)合
2. Verilog HDL高級語(yǔ)法結構－任務(wù)（TASK）
3. Verilog HDL高級語(yǔ)法結構－任務(wù)（FUNCTION）
4. 有限狀態(tài)機(FSM)的設計原理及其代碼風(fēng)格
5. 邏輯綜合的原則以及可綜合的代碼設計風(fēng)格
6. SignalTap II在線(xiàn)邏輯分析儀使用方法
7. Logic Lock邏輯鎖定工具使用技巧
深圳鄭州嵌入式單片機電子實(shí)訓學(xué)院，給你最實(shí)戰的技術(shù)項目指導學(xué)習。
如果您也喜歡嵌入式，歡迎一起探討，技術(shù)熱線(xiàn)詳情質(zhì)詢(xún)：安老師 電話(huà)13316822655  QQ 122330119