|
在電子測量技術(shù)中，頻率測量是最基本的測量之一。常用的測頻法和測周期法在實(shí)際應用中具有較大的局限性，并且對被測信號的計數存在±1個(gè)字的誤差。而在直接測頻方法的基礎上發(fā)展起來(lái)的等精度測頻方法消除了計數所產(chǎn)生的誤差，實(shí)現了寬頻率范圍內的高精度測量，但是它不能消除和降低標頻所引入的誤差。本文將介紹的系統采用相檢寬帶測頻技術(shù)，不僅實(shí)現了對被測信號的同步，也實(shí)現了對標頻信號的同步，大大消除了一般測頻系統中的±1個(gè)字的計數誤差，并且結合了現場(chǎng)可編程門(mén)陣列（FPGA），具有集成度高、高速和高可靠性的特點(diǎn)，使頻率的測量范圍可達到1Hz～2.4GHz，測頻精度在 1s閘門(mén)下達到10-11數量級。 測頻原理 本測頻系統中采用的測頻原理是相檢寬帶測頻技術(shù)。在頻率測量中，設標頻信號為f0，被測信號為fX，則f0=A·fC，fX=B·fC，A、B是兩個(gè)互素的正整數，稱(chēng)fC為f0和fX的最大公因子頻率 fmax c，其倒數為兩頻率的最小公倍數周期Tmin c。如果這兩個(gè)信號的周期穩定，它們之間的相位差變化也具有周期性，周期即為T(mén)min c。設兩信號的初始相位差為0（即初始相位重合），則經(jīng)過(guò)N·Tmin c(N為正整數）之后，它們的相位又會(huì )重合。因此，在一個(gè)或多個(gè)Tmin c內對被測信號fX和標頻信號f0分別計數得NX和N0，則被測信號的頻率可由式fX= f0·NX/ N0得出。在相位重合檢測的測頻電路中，測量的門(mén)時(shí)信號受單片機設置的參考門(mén)時(shí)以及被測信號和標頻信號的相位重合點(diǎn)的共同控制，但實(shí)際測量閘門(mén)的開(kāi)啟與閉合同被測信號和標頻信號的相位重合點(diǎn)同步，這樣能夠有效的消除傳統測頻方法中±1個(gè)字的誤差。 硬件組成和功能框圖 整個(gè)測頻系統由多個(gè)功能模塊組成，包括MCU數據處理、FPGA及其配置、高頻分頻、信號整形和液晶顯示等，其中FPGA集合了相位重合點(diǎn)檢測、同步閘門(mén)產(chǎn)生和定時(shí)計數等功能，主要硬件功能框圖如圖1所示。 圖1 系統主要硬件功能框圖 本測頻系統中FPGA芯片是采用ALTERA公司Cyclone系列的EP1C3T144，該器件采用TPFQ封裝，擁有100個(gè)I/O口和2910個(gè)邏輯單元。本系統采用Verilog HDL和BlockDiagram/Schematic相結合的方法來(lái)對各功能模塊進(jìn)行邏輯描述，然后通過(guò)EDA開(kāi)發(fā)平臺，對設計文件自動(dòng)地完成邏輯編譯、邏輯化簡(jiǎn)、綜合及優(yōu)化、邏輯布局布線(xiàn)、邏輯仿真，最后對FPGA芯片進(jìn)行編程，實(shí)現系統的設計要求。FPGA配置采用了專(zhuān)用配置芯片EPCS1，用ByteBlaster II對其進(jìn)行下載編程。 MCU主要實(shí)現的功能有32位計數值的浮點(diǎn)轉換及運算、預置閘門(mén)和將測量結果送至液晶顯示。高頻分頻主要針對50MHz以上的頻率測量，電路中采用分頻比可編程的微波分頻芯片MB510，最高工作頻率達2.4GHz，它自帶放大整形電路，輸出為ECL電平，應用十分簡(jiǎn)單。整形電路前級采用了高速場(chǎng)效應管放大，所以對于被測信號的靈敏度很高，可達20mV左右，因此本系統對于電路板的設計要求是十分嚴格的。 FPGA的模擬仿真 本系統FPGA開(kāi)發(fā)軟件采用Altera公司開(kāi)發(fā)的Quartus II 軟件。 圖2 FPGA中原理圖設計 圖2為FPGA整體原理圖設計，其中標頻f0和被測fX經(jīng)過(guò)同相點(diǎn)檢測模塊qwen，產(chǎn)生的相位重合點(diǎn)信息見(jiàn)圖3中的輸出out11；sgate信號為MCU發(fā)出的預置閘門(mén)信號，與產(chǎn)生的同相點(diǎn)信號經(jīng)D觸發(fā)器模塊形成了同步閘門(mén)tgate來(lái)控制f0和fX的計數，計數值經(jīng)總線(xiàn)控制轉換后傳送給MCU。 圖3 QUARTUS Ⅱ波形仿真 圖3中，采用的仿真標頻f0為10MHz，fX為9.0001MHz，out11為相位重合點(diǎn)信息的輸出，sgate為預置閘門(mén)，out111為同步閘門(mén)輸出，也就是所謂的硬閘門(mén)。 圖4 時(shí)序分析 通過(guò)如圖4所示的模擬時(shí)序分析，我們可以看到，如果使用分立元器件，就不可能得到如此優(yōu)越的延時(shí)特性。 PCB設計要點(diǎn) 在設計印制板的過(guò)程中，需要對電路的抗干擾問(wèn)題進(jìn)行詳細的研究。對于檢測電路，尤其是高精度測頻系統，電源部分性能起著(zhù)舉足輕重的作用。電源一般由220V交流經(jīng)變壓、整流后獲得，為防止引入交變干擾，我們對其進(jìn)行屏蔽并加去耦電容處理。即使在整個(gè)印制板中的布線(xiàn)完成得都很好，由于電源、地線(xiàn)的考慮不周而引起的干擾也會(huì )使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對電源和地線(xiàn)的布線(xiàn)要認真對待，以保證產(chǎn)品的質(zhì)量。盡量增加電源和地線(xiàn)的寬度，最好是地線(xiàn)比電源線(xiàn)寬。它們的寬度關(guān)系是：地線(xiàn)＞電源線(xiàn)＞信號線(xiàn)。每個(gè)集成電路電源處加一個(gè)去耦電容，每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。 本系統是由數字電路和模擬電路混合構成的。因此在布線(xiàn)時(shí)就需要考慮它們之間互相干擾的問(wèn)題，特別是地線(xiàn)上的噪聲干擾。數字電路的頻率高，模擬電路的敏感度強，對信號線(xiàn)來(lái)說(shuō)，高頻的信號線(xiàn)應盡可能遠離敏感的模擬電路器件；對地線(xiàn)來(lái)說(shuō)，整個(gè)PCB對外界只有一個(gè)結點(diǎn)，所以必須在PCB內部進(jìn)行處理數、模共地的問(wèn)題，而在板內部數字地和模擬地實(shí)際上是分開(kāi)的，只是在PCB與外界連接的接口處（如插頭等），數字地與模擬地有一點(diǎn)短接。 MCU軟件流程 本系統整體功能的實(shí)現，大部分由MCU完成。軟件主要完成的功能是初始化后，程序判斷硬件的預置閘門(mén)時(shí)間，選擇被測的頻率通道（高/低頻）；FPGA根據預置閘門(mén)產(chǎn)生同步閘門(mén)開(kāi)啟計數器，計數完成后給MCU送出完成信號，MCU開(kāi)始分次讀FPGA計數值存入內存單元，讀完后通過(guò)浮點(diǎn)運算，計算出頻率值送液晶顯示。軟件流程圖如圖5所示。 圖5軟件流程圖 總結 對本測頻系統進(jìn)行了大量統計性試驗。選用西安電子科技大學(xué)信息處理研究所提供的高穩定度銣原子鐘作為本系統的標頻來(lái)測量Agilent 8662頻率合成器的合成頻率，測量結果如表1所示。 表1 實(shí)驗結果 由于本系統采用了相檢寬帶測頻技術(shù)，其測量精度達到了目前同領(lǐng)域的較高水平。但是，如果在每個(gè)頻率計里都安放原子頻標，產(chǎn)品自身的價(jià)格就會(huì )大幅度上漲，所以為了降低成本，使產(chǎn)品普及，采用高穩定度的SC切晶體振蕩器替代原子頻標，測量精度雖然有所下降，但是相對于同類(lèi)產(chǎn)品仍有很大優(yōu)勢，同時(shí)價(jià)位也比較合理，所以擁有很大的市場(chǎng)競爭力。 由于測量頻率的儀器功能一般都比較多，所以完善本產(chǎn)品的功能十分必要，可以添加測周、測相位差和與PC的通信等功能，使之向多功能化方向發(fā)展。 |
