FPGA設計培訓班

FEIGE123

  課程目標
  本課程結合目前熱門(mén)的FPGA技術(shù)，由多年開(kāi)發(fā)經(jīng)驗的工程師授課，系統地介紹了FPGA的基本設計方法。學(xué)習FPGA/CPLD概念的基礎上， Altera公司和Xilinx公司主流FPGA/CPLD的結構與特點(diǎn)。本課程在FPGA應用開(kāi)發(fā)方面主要有：初級篇內容包括Verilog HDL語(yǔ)言基礎，Altera公司FPGA設計工具Quartus II軟件綜述，FPGA組合邏輯設計技術(shù)等，高級篇內容包括FPGA的硬件設計技術(shù)，基于Nios II的SOPC系統設計，NiosII SOPC系統設計實(shí)例，系統時(shí)序邏輯設計技術(shù)以及基于FPGA的IP核設計技術(shù)。
課程大綱
1. 第一階段：主要幫助學(xué)員了解FPGA系統設計的基礎知識，掌握FPGA最小系統硬件電路設計方法，學(xué)會(huì )操作QuartusII軟件來(lái)完成FPGA的設計和開(kāi)發(fā)。1.1 可1.編程邏輯器件簡(jiǎn)介
2.可編程邏輯器件的發(fā)展歷史
3. FPGA/CPLD的基本結構
  3.1 FPGA的基本結構
  3.2 CPLD的基本結構
  3.3 FPGA和CPLD的比較
  3.4 FPGA/CPLD的設計流程
4. PLD/FPGA的分類(lèi)和使用
5. FPGA關(guān)鍵電路的設計（最小電路設計）：
    5.1  FPGA管腳設計
    5.2 下載配置與調試接口電路設計
    5.3  高速SDRAM存儲器接口電路設計
    5.4  異步SRAM（ASRAM）存儲器接口電路設計
    5.5  FLASH存儲器接口電路設計
    5.6  開(kāi)關(guān)、按鍵與發(fā)光LED電路設計
    5.7  VGA接口電路設計
    5.8  PS/2鼠標及鍵盤(pán)接口電路設計
    5.9  RS-232串口
    5.10 字符型液晶顯示器接口電路設計
    5.11  USB2.0接口芯片CY7C68013電路設計
    5.12  電源電路設計
    5.13  復位電路設計
    5.14  撥碼開(kāi)關(guān)電路設計
    5.15  i2c總線(xiàn)電路設計
    5.16  時(shí)鐘電路設計
    5.17  圖形液晶電路設計
第二階段：介紹熟練掌握硬件描述語(yǔ)言(Verilog HDL)是FPGA工程師的基本要求。通過(guò)本節課程的學(xué)習，學(xué)員可以了解目前最流行的Verilog HDL語(yǔ)言的基本語(yǔ)法，掌握Verilog HDL語(yǔ)言中最常用的基本語(yǔ)法。通過(guò)本節課程學(xué)習，學(xué)員可以設計一些簡(jiǎn)單的FPGA程序，掌握組合邏輯和時(shí)序邏輯電路的設計方法。通過(guò)實(shí)戰訓練，學(xué)員可以對Verilog HDL語(yǔ)言有更深入的理解和認識。
2.1 硬件描述語(yǔ)言簡(jiǎn)介
  2.1.1 Verilog HDL的特點(diǎn)
  2.1.2 Verilog HDL的設計流程簡(jiǎn)介
2.2 Verilog模塊的基本概念和結構
  2.2.1 Verilog模塊的基本概念
  2.2.2 Verilog HDL模塊的基本結構
2.3 數據類(lèi)型及其常量及變量
2.4 運算符及表達式
  2.4.1 算術(shù)運算符
  2.4.2 關(guān)系運算符
  2.4.3 邏輯運算符
  2.4.4 按位邏輯運算符
  2.4.5 條件運算符
  2.4.6 移位運算符
  2.4.7 拼接運算符
  2.4.8 縮減運算符
2.5 條件語(yǔ)句和循環(huán)語(yǔ)句
  2.5.1 條件語(yǔ)句
  2.5.2 case 語(yǔ)句
  2.5.3 while語(yǔ)句
  2.5.4 for語(yǔ)句
2.6 結構說(shuō)明語(yǔ)句
  2.6.1 initial語(yǔ)句
  2.6.2 always語(yǔ)句
  2.6.3 task和function語(yǔ)句
2.7 系統函數和任務(wù)
  2.7.1 標準輸出任務(wù)
  2.7.2 仿真控制任務(wù)
  2.7.3 時(shí)間度量系統函數
  2.7.4 文件管理任務(wù)
2.8 小結
第三階段 Altera FPGA設計
3.1 Altera高密度FPGA
  3.1.1 主流高端FPGA——Stratix系列
  3.1.2 內嵌高速串行收發(fā)器的FPGA Stratix GX系列
3.2 Altera的Cyclone系列低成本FPGA
  3.2.1 新型可編程架構
  3.2.2 嵌入式存儲資源
  3.2.3 專(zhuān)用外部存儲接口電路
  3.2.4 支持的接口和協(xié)議
  3.2.5 鎖相環(huán)的實(shí)現
  3.2.6 I/O特性
  3.2.7 Nios II嵌入式處理器
  3.2.8 配置方案
3.3 Altera的MAX II系列CPLD器件
3.4 Quartus II軟件綜述
  3.4.1 Quartus II軟件的特點(diǎn)及支持的器件
  3.4.2 Quartus II軟件的工具及功能簡(jiǎn)介
  3.4.3 Quartus II軟件的用戶(hù)界面
3.5 設計輸入
  3.5.1 建立工程
  3.5.2 建立設計
3.6 綜合
3.7 布局布線(xiàn)
3.8 仿真
3.9 編程與配置
3.10 小結
第四階段：隨著(zhù)FPGA芯片的性能和密度不斷提高, 基于FPGA產(chǎn)品開(kāi)發(fā)正在逐漸成熟并且在很多領(lǐng)域得到了應用。本階段重點(diǎn)學(xué)習在FPGA產(chǎn)品設計核心技術(shù)
4.1 FPGA的硬件設計技術(shù)
4.2 基于Nios II的SOPC系統設計
4.3 Nios II的SOPC系統的設計實(shí)例
4.4 系統時(shí)序邏輯設計技術(shù)
4.5 基于FPGA的IP核設計技術(shù)
4.6FPGA的數據采集系統設計
4.7 基于FPGA的硬件回路仿真器設計
第五階段Alter的IP工具
5.1 IP的概念
5.2 Alter可提供的IP
5.3 Alter IP在設計中的作用
5.4使用Alter的基本宏功能
5.5使用Alter的IP核
第六階段：總結答疑，由工程師帶領(lǐng)學(xué)員設計項目

質(zhì)量保障：
1.每個(gè)班提供充足的實(shí)踐操作和問(wèn)題輔導答疑時(shí)間。保證人手一臺機、1套實(shí)驗器材！
2.所有班級均采用小班授課，20%理論+60%實(shí)戰+20%項目實(shí)踐。
3.在學(xué)習期間均會(huì )獲得我公司研發(fā)部幾十位資深高級工程師、國際項目經(jīng)理等的技術(shù)支持，除正常學(xué)習時(shí)間外，其他任何時(shí)間學(xué)員均可前來(lái)進(jìn)行額外實(shí)踐。
4.合格頒發(fā)證書(shū)：全國高新技術(shù)人才《FPGA設計》證書(shū)。
5.提供一年的的免費技術(shù)支持服務(wù)。
6.優(yōu)秀學(xué)員可以加入信盈達嵌入式研發(fā)中心就職或者兼職參與項目設計

想學(xué)習的朋友請聯(lián)系我：何工，QQ2859780203