Vivado視頻教程：靜態(tài)時(shí)序分析與約束驗證

發(fā)布時(shí)間：2014-11-26 13:52 發(fā)布者：eechina

關(guān)鍵詞： Vivado , 時(shí)序 , 約束

視頻簡(jiǎn)介：在考慮為您的 FPGA 設計實(shí)現時(shí)序收斂之前，必須首先設置時(shí)序約束。不過(guò)，確定約束的正確性相當具有挑戰性。在本期的 Chalk Talk 教學(xué)中，Amelia Dalton 與 Xilinx 的Ron Plyler 探討一些用來(lái)設置和驗證時(shí)序約束的功能強大的最新方法，幫您利用 Xilinx 的 Vivado 設計套件實(shí)現時(shí)序收斂。

本文地址：http://selenalain.com/thread-134376-1-1.html 【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問(wèn)題，我們將根據著(zhù)作權人的要求，第一時(shí)間更正或刪除。

Vivado視頻教程：靜態(tài)時(shí)序分析與約束驗證

相關(guān)文章

網(wǎng)友評論

廠(chǎng)商推薦

相關(guān)視頻