|
1、下面是一些基本的數字電路知識問(wèn)題，請簡(jiǎn)要回答之。 a) 什么是Setup 和Holdup時(shí)間？ Setup/hold time是測試芯片對輸入信號和時(shí)鐘信號之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以前，數據穩定不變的時(shí)間。輸入信號應提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿(mǎn)足setuptime,這個(gè)數據就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數據才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以后，數據穩定不變的時(shí)間。如果holdtime不夠，數據同樣不能被打入觸發(fā)器。 b) 什么是競爭與冒險現象？怎樣判斷？如何消除？ c) 請畫(huà)出用D觸發(fā)器實(shí)現2倍分頻的邏輯電路？ d) 什么是"線(xiàn)與"邏輯，要實(shí)現它，在硬件特性上有什么具體要求？ e) 什么是同步邏輯和異步邏輯？ f) 請畫(huà)出微機接口電路中，典型的輸入設備與微機接口邏輯示意圖（數據接口、控制接口、所存器/緩沖器）。 g) 你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？ 2、 可編程邏輯器件在現代電子設計中越來(lái)越重要，請問(wèn)： a) 你所知道的可編程邏輯器件有哪些？ b) 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。 3、 設想你將設計完成一個(gè)電子電路方案。請簡(jiǎn)述用EDA軟件（如PROTEL）進(jìn)行設計（包括原理圖和PCB圖）到調試出樣機的整個(gè)過(guò)程。在各環(huán)節應注意哪些問(wèn)題？ |
