|
1 引言 ARM(Advanced RISC Machines)既可以認為是一個(gè)公司，也可以認為是對一類(lèi)微處理器的統稱(chēng)，還可以認為是一項技術(shù)�；贏(yíng)RM技術(shù)的微處理器應用約占據了32位 RISC微處理器75%以上的市場(chǎng)份額，ARM技術(shù)正在逐步滲入到人們生活的各個(gè)方面。到目前為止，ARM微處理器及技術(shù)已經(jīng)廣泛應用到各個(gè)領(lǐng)域，包括工業(yè)控制領(lǐng)域、網(wǎng)絡(luò )應用、消費類(lèi)電子產(chǎn)品、成像和安全產(chǎn)品等。 FPGA(Field Programmable Gate Array)是一種高密度現場(chǎng)可編程邏輯器件，其邏輯功能是通過(guò)把設計生成的數據文件配置到器件內部的靜態(tài)配置數據存儲器(SRAM)來(lái)實(shí)現的。FPGA具有可重復編程性,能靈活實(shí)現各種邏輯功能。 基于SRAM工藝的FPGA具有易失性。系統掉電以后其內部配置數據容易丟失，因此需要外接ROM保存其配置數據，系統上電后必須重新配置數據才能正常工作。目前有兩種方案可以實(shí)現，一種是使用專(zhuān)用的PROM，以Xilinx公司FPGA，XCFxx系列PROM為例,能夠提供FPGA的配置時(shí)序，上電時(shí)自動(dòng)加載PROM中的配置數據到FPGA的SRAM中；另一種是在含有微處理器的系統(如嵌入式系統)中采用其他非易失性存儲器如E2PROM、Flash存儲配置數據，微處理器模擬FPGA的配置時(shí)序將ROM中的數據置入FPGA。與第一種方案相比,該方案節省成本、縮小系統體積，適用于對成本和體積苛刻要求的系統。 在便攜式虛擬儀器設計中，使用嵌入式系統和FPGA實(shí)現系統功能。嵌入式微處理器采用Samsung公司的ARM7TDMI系列處理器S3C44BOX：FPGA采用Xilinx公司的Spartan-3E系列XC3S100E,采用S3C44BOX完成對XC3S100E的配置。取得了良好效果。 2 從串配置的原理 2.1 從串配置原理 Xilinx公司的Spartan-3E系列FPGA產(chǎn)品是采用90 nm工藝的2.5 V低電壓FPGA器件，具有高性能、低功耗、可無(wú)限次編寫(xiě)的特點(diǎn)。XC3S100E是Spartan-3E系列FPGA中的一款，總門(mén)數達10萬(wàn)門(mén)，可采用從串、主串、從并、主并、JTAG等模式對其進(jìn)行配置。XC3S100E與從串配置模式相關(guān)的主要引腳功能如下： M[2：0]：配置模式選擇。M2、M1、M0均接上拉電阻，即M[2：0]：111時(shí)為從串模式； CCLK：配置時(shí)鐘，微處理器提供時(shí)鐘源,且上升沿有效： DIN：串行配置數據輸入： DOUT：串行數據輸出，用于菊花鏈式配置： PROG_B：低電平異步復位FPGA內部邏輯，內部可配置：Memory完全復位后，該引腳指示高電平。 當此引腳為高時(shí),才能配置FPGA： INIT_B：由低電平到高電平跳變時(shí)，采樣配置模式，即M[2：0]的值確定配置方式；配置過(guò)程中若出現配置錯誤，INIT_B將呈現低電平； DONE：復位時(shí)為低電平。若配置成功,則為高電平。 2.2 微處理器從串配置：FPGA的時(shí)序 FPGA的配置過(guò)程如下： 系統上電后，將PROG_B拉低以復位FPGA內部邏輯重新配置FPGA，充分復位內部邏輯后(約100μs)，將PROG_置高。 INIT_B為低電平，PROG_B拉高保持300 ns后，FPGA將INIT_B置高。在INIT_B由低向高跳變的瞬間，采樣配置模式M[2：0]。此系統采用從串配置模式。 在FPGA采樣配置模式后,微處理器就可以向FPGA配置時(shí)鐘CCLK和數據,在CCLK的上升沿,傳輸數據至DIN，數據字節先發(fā)送低位，再發(fā)送高位。配置過(guò)程中若發(fā)生錯誤，則INIT_B為低電平。 所有的配置數據傳送完成，CRC校驗無(wú)誤。則DONE為高電平，否則為低電平。 DONE為高電平，FPGA釋放全局三態(tài)(GTS)，激活I(lǐng)/O引腳，釋放全部置位復位(GSR)和全局寫(xiě)使能(GWE)有效，開(kāi)始執行配置區的邏輯。 微處理器從串配置FPGA的時(shí)序如圖1所示。 圖1：FPGA從串配置時(shí)序圖 2.3 配置文件的產(chǎn)生方法 利用Xilinx公司提供的開(kāi)發(fā)工具ISE8.1，經(jīng)過(guò)綜合、映射、布局布線(xiàn)后可產(chǎn)生編程文件，編程文件含有.bit、.bin、.mcs、.tek、.hex等格式。其中，.bit格式用于JTAG下載，其他幾種格式用于專(zhuān)用PROM編程。首先按照產(chǎn)生專(zhuān)用 PROM編程文件的方法來(lái)產(chǎn)生.bin文件.然后將該.bin文件轉換成ASCⅡ碼文件的存儲形式，并且各個(gè)字節之間用逗號分隔。再將該配置數據存放在系統程序的一個(gè)頭文件的數組config_data_array[]中，作為系統程序源代碼的一部分，并和其他程序一起編譯。 3 硬件設計 嵌入式微處理器S3C44BOX內置ARM7TDMI核，集成了豐富的外圍功能模塊，內部8 kB Cache大大提高了性能。S3C44BOX可訪(fǎng)問(wèn)256MB的地址空間，最高工作頻率達66 MHz 。采用4 MB Flash作為程序存儲器，可用于存放系統運行的代碼。XC3S100E從串配置程序和配置文件都固化于其中保存，該Flash支持低電壓(1.65 V～3.3 V)寫(xiě)操作。8 MB的SDRAM是程序的運行空間,直接運行Flash中的代碼，但速度非常慢。通常是將Flash中的代碼移至SDRAM中。S3C44BOX與 XC3S100E主要通過(guò)PROG_B、INIT_B、DONE、CCLK、DIN 5根信號線(xiàn)連接，如圖2所示。其中VCC33表示3.3 V，VCC25表示2.5 V。 圖2：ARM從串配置FPGA的硬件接口電路 4 軟件設計 軟件設計流程如圖3所示。配置軟件的編程要確保ARM完全按照配置信號的時(shí)序工作，關(guān)鍵問(wèn)題是采用S3C44BOX的通用I/O口GPF0、GPF1、GPF2、GPF3、GPF4模擬DIN、CCLK、DONE、INIT_B、PROG_B的時(shí)序。 在S3C44BOX中，大多數引腳都是多功能引腳，可以通過(guò)端口配置寄存器選擇相應的引腳功能。 圖3：從串配置時(shí)序軟件實(shí)現流程圖 以端口F為例，控制寄存器rPCONF用作設定引腳的輸入、輸出或特殊功能；數據寄存器rPDATF[0：8]對應于GPF0～GPF8引腳上的數據。讀寫(xiě)寄存器rPDATF的各個(gè)位對應于引腳的讀或寫(xiě)。例如，CCLK上升沿時(shí)序是向GPF1先寫(xiě)0，再寫(xiě)1得到，延時(shí)程序則由for循環(huán)實(shí)現。 CCLK在每個(gè)上升沿把1 bit的數據置入DIN中,先將GPF1置低，在GPF0準備好1 bit數據，再將GPF1置高即可，以此循環(huán)將config_data_array[]中的每個(gè)字節按先低位再高位的次序寫(xiě)入FPGA。 Xilinx的FPGA配置文件大小相同，與FPGA內部邏輯設計的復雜度無(wú)關(guān)。以Spartan_3E系列的10萬(wàn)門(mén)FPGA XC3S100E為例,它的配置文件固定為581 344 bit，若CCLK的時(shí)鐘周期置為2μs，配置時(shí)間約為1.2 s。 6 結束語(yǔ) 基于A(yíng)RM的FPGA從串配置方案結構簡(jiǎn)單、接線(xiàn)容易、軟件編程簡(jiǎn)單，非常適用于嵌入式系統設計。雖然該控制電路是為Xilinx公司 Spartan-3E系列的FPGA設計的，但稍加修改也可用于其他系列FPGA器件，故具有一定的通用性。另外，由于FPGA具有可重復配置的靈活性，在嵌入式系統中可通過(guò)串口、網(wǎng)口遠程燒寫(xiě)Flash，重構系統功能，這種在線(xiàn)重構技術(shù)為設備的智能化在線(xiàn)維護、功能重組和在線(xiàn)升級等提供了可能，而且靈活性很強。本文提出的方案對數字系統設計具有借鑒意義，有著(zhù)廣闊的應用前景。 |
