|
編輯注：博士研究生Seyyed Hossein Pishgar給我看了這篇論文，我相信論文中提出了一些獨特且有創(chuàng )造性的電路和架構。我過(guò)去見(jiàn)過(guò)基于比較器的緩沖器，外部帶有阻性糾錯電路，它能增強高增益放大器的驅動(dòng)能力，可以驅動(dòng)像ADC前端電路中使用的開(kāi)關(guān)電容負載。這種糾錯機制使用了一個(gè)電阻，該電阻與充電路徑和糾錯電路串聯(lián)在一起，可減少放大器輸出端的過(guò)沖。 在以下論文中，Pishgar和來(lái)自伊朗沙希德貝赫什提大學(xué)微電子實(shí)驗室和電子/計算機工程系的同事展示了一種基于比較器的緩沖器電路。該電路使用可變電壓控制的電流源來(lái)抑制放大器的過(guò)沖傾向。這是創(chuàng )建這種放大器以驅動(dòng)開(kāi)關(guān)電容負載的一種創(chuàng )新方法。好消息是，基于比較器的緩沖器通常是一種功耗比運放低的解決方案。壞消息是，基于比較器的緩沖器容易產(chǎn)生過(guò)沖。這些學(xué)生們在論文中提出一種利用可變電壓控制的電流源(VVCCS)解決這種過(guò)沖問(wèn)題的方法。 下面是這篇完整的論文內容。 原文作者：Seyyed Hossein Pishgar1、Alihossein Sepahvand1、Omid Hashemipour2，伊朗德黑蘭沙希德貝赫什提大學(xué)微電子實(shí)驗室(1)，伊朗德黑蘭沙希德貝赫什提大學(xué)電子與計算機工程系(2)。 使用可變電壓控制的電流源實(shí)現基于比較器的高精度緩沖器 概述：本文介紹了一種使用可變電壓控制的電流源(VVCCS)實(shí)現的基于比較器的新型緩沖器�？筛欕娏髟吹膽锰峁┝烁呔鹊男阅�，不僅能減少輸出節點(diǎn)的過(guò)沖誤差，還能減少過(guò)沖誤差相對輸出電壓的變化。同時(shí)利用0.18μm CMOS技術(shù)的仿真對這種方法進(jìn)行了驗證，推薦電路的總功耗估計為616μW。 引言 現在，減少電池消耗已經(jīng)成為電路設計師的優(yōu)先任務(wù)之一。最近出現了一種基于新型比較器的開(kāi)關(guān)電容電路[1]。它可以替代運算放大器，而后者與比較器、開(kāi)關(guān)、電流源和邏輯控制門(mén)一起占據了總功耗的最大部分。雖然基于運放的電路能夠迫使輸入節點(diǎn)形成虛擬地，但基于比較器的電路可以實(shí)現虛地條件。雖然如此，但這些基于比較器的電路存在過(guò)沖誤差問(wèn)題。這種過(guò)沖誤差主要來(lái)源于比較器有限延時(shí)、電流源響應時(shí)間和邏輯控制固有延時(shí)。為了克服這個(gè)缺點(diǎn)，可以使用精細電流源來(lái)減少過(guò)沖誤差。在文獻[2]的緩沖器電路中應用了基于比較器的開(kāi)關(guān)電容，它推薦了一種不同的方法來(lái)減小過(guò)沖誤差。為了補償精細電流源的損耗，使用了開(kāi)關(guān)和糾錯電阻(圖1(a))。不過(guò)這種緩沖器仍然存在明顯的過(guò)沖誤差以及過(guò)沖誤差相對輸出電壓的變化。 本文提出了可以在基于比較器的緩沖器設計中應用的新方法，它既能減少過(guò)沖誤差，也能減少過(guò)沖誤差相對輸出的非線(xiàn)性。 基于比較器的推薦緩沖器電路 推薦緩沖器的構建模塊和時(shí)鐘時(shí)序圖分別如圖1.1(b)和(c)所示。雙路輸出比較器用于控制可變電壓控制的電流源。在預置階段，輸出電壓保持在電路的最低電壓。雖然輸出小于輸入，但比較器的輸出將打開(kāi)電流源。負載電容被充電，Vout電壓上升。在?1階段開(kāi)始時(shí)，E1和E2為0，此時(shí)電路中流動(dòng)的是電流源最大值。隨著(zhù)Vout的上升，E1成正比增加。接著(zhù)VVCCS電流值逐漸減小，輸出斜率隨之減小。 E2可低可高。當Vout越過(guò)輸入電壓值時(shí)，E2被置為高，負載電容不再被充電。電路固有延時(shí)效應通過(guò)VVCCS減小了，因此在輸出電壓中產(chǎn)生的過(guò)沖誤差值可以忽略不計。過(guò)沖誤差可以用高分辨率比較器進(jìn)一步減小，但會(huì )增加功耗。 圖1：a)帶電阻糾錯電路的基于比較器的緩沖器[2]。b)基于比較器的推薦緩沖器電路框圖。c)時(shí)鐘時(shí)序圖。 可變電壓控制的電流源 在推薦電路中使用的定制的可變電壓控制電流源[3]如圖2(a)所示。當E1和E2處于最低點(diǎn)時(shí)，輸出電流的最大值將流過(guò)輸出端。當E1增加時(shí)，M2和M4的電流以及Iout將減小。最終當E2被置高時(shí)，M5被關(guān)斷。 定制的比較器 基于比較器的推薦緩沖器中使用的電壓比較器如圖2(b)所示[4]。為了提高比較器的增益，后置放大器電路與文獻[4]有所不同，后者使用NMOS輸入放大器。另外，在這個(gè)比較器中，信號E1由M2的漏極驅動(dòng)，這個(gè)漏極清楚地再現了信號Vin的變化，而信號E2只有兩個(gè)狀態(tài)。在這個(gè)比較器中有三個(gè)主要模塊：由M1和M2組成的前置放大器級，包含M3-M6的判決電路級，以及由剩余電路組成的后置放大器級。第一級電路只是一個(gè)基本的差分n溝道放大器，連接著(zhù)來(lái)自第二級的有源負載。第二級電路中的判決過(guò)程如下：首先考慮Vin低于Vref的情況。此時(shí)M4導通，M3關(guān)斷。因此所有偏置電流通過(guò)M4和M6。在這種情況下，E1和E2處于它們的最低點(diǎn)。隨著(zhù)Vin增加并接近Vref，M4和M6中的電流開(kāi)始減小，因此E1從地電平開(kāi)始逐步按比例增加到Vin，而E2仍然是0。當Vin超過(guò)Vref電平時(shí)，偏置電流將流過(guò)M3和M5�，F在E2使用判決電路的再生屬性快速上升到高電平狀態(tài)。最后，利用后置放大器級電路增強比較器的分辨率。 圖2：a)可變電壓控制的電流源，b)推薦架構中的定制比較器。 仿真結果 為了驗證基于比較器的推薦緩沖器精度，在HSPICE環(huán)境下用0.18μm標準CMOS工藝和1.8V電源電壓對電路進(jìn)行了仿真。假定共模電壓、正弦輸入信號的幅度和頻率分別是0.9V、0.2V和10KHz。電路工作時(shí)鐘為1MHz，負載為1pf電容。圖3顯示了推薦電路的輸入、輸出、E1和E2波形。從圖中可以看出，當Vout遠小于Vin時(shí)，Vout電壓以高斜率上升。當Vout接近于Vin電壓值時(shí)，輸出斜率會(huì )減小。E1信號應跟蹤比較器輸出信號的逐步增加。另外，當Vout超過(guò)Vin電壓值時(shí)，E2信號狀態(tài)被觸發(fā)。 圖3：信號E1、E2和Vout。 將各種輸入電壓值應用于推薦電路，結果見(jiàn)表1。在信號E2變高過(guò)程中對這些結果進(jìn)行了測試。 表1：過(guò)沖誤差與輸入電壓值的關(guān)系，并與基于以前比較器的緩沖器結果進(jìn)行了比較。 本文小結 本文介紹了基于比較器的典型緩沖器的新模型。為了最大限度地減小過(guò)沖誤差，應用了一個(gè)可變電壓控制的電流源，并使用了具有兩個(gè)輸出端的定制比較器。通過(guò)與以前先進(jìn)設計的比較向我們展示了推薦電路的更好性能。仿真是在采用0.18μm標準CMOS工藝的HSPICE環(huán)境中進(jìn)行的。推薦緩沖器的功耗估計為616μW。 參考文獻 [1] Fiorenza J. K., Sepke T., Holloway P., Sodini C.G., Lee H.S., Comparator-based switched-capacitor circuits for scaled CMOS technologies, IEEE J. Solid-ST. Circ., 41 (2006), No. 12, 2658–2668. [2] Chae J., Temes G.C., Comparator-based buffer with resistive error correction, Electron. Lett., 46(2010), No. 17,1188–1190. [3] Razavi B., Design of analog CMOS integrated circuits, McGraw-Hill Companies, Incorporated, Boston, 2000. [4] Gregorian R., Introduction to CMOS OP-AMPs and comparators, John Wiley and Sons Incorporated, NewYork, 1999. |
