大家好，在這一節中，我們主要通過(guò)點(diǎn) LED燈這個(gè)小實(shí)驗來(lái)學(xué)會(huì )基于 FPGA開(kāi)發(fā)的基本流程和一些簡(jiǎn)單的編碼規范，從最初的建立工程、設計輸入到最后的 仿真、下板。點(diǎn)點(diǎn)滴滴中，收獲我們的第一顆果實(shí)，踏上FPGA設計之路。 首先，我們需要新建一個(gè)工程文件夾，而且該文件夾的命名和所在的路徑絕對不能包含任何中文或中文字符，在這里，我們把它命名為led_learn。 接下來(lái)，我們需要對quartusII軟件進(jìn)行操作，完成設計： 1. 打開(kāi)quartusII 界面，如圖所示：
按照工程向導，新建一個(gè)工程，點(diǎn)擊 ![]()
點(diǎn)擊Next,出現下圖所示界面 設置工程路徑、工程名稱(chēng) 點(diǎn)擊Next,出現下圖所示界面 點(diǎn)擊Next,出現下圖所示界面 選擇器件如下 點(diǎn)擊Next,出現下圖所示界面 選擇仿真工具和語(yǔ)言 點(diǎn)擊Next,出現下圖所示界面 點(diǎn)擊Finish 至此，工程文件的建立已經(jīng)完成，接下來(lái)，我們需要完成設計輸入環(huán)節，點(diǎn)擊file->new,并選擇 Verilog HDL File 點(diǎn)擊OK 實(shí)現按鍵控制LED亮滅，輸入代碼如下 按快捷鍵Ctrl+S，保存當前設計，文件名必須和頂層名稱(chēng)一致 文件具體代碼如下： 設計輸入完成，接下來(lái)，我們應該編寫(xiě)測試代碼，驗證設計正確性，同樣的步驟，新建一個(gè)verilog hdl file ,輸入如下代碼 接下來(lái)需要做一些設置，告訴編譯器，什么是需要綜合的 電路，什么只是測試平臺 如上圖所示，選擇工程，點(diǎn)擊右鍵，選擇setting,彈出下圖 選擇左側欄中的Simulation 選擇
點(diǎn)擊 ![]() 點(diǎn)擊New 輸入測試代碼模塊名稱(chēng) 然后選擇
添加對應的tb.v文件 點(diǎn)擊add 點(diǎn)擊OK退出，按快捷鍵ctrl+L,全編譯整個(gè)工程 完成全編譯，我們就可以直接調用modelsim進(jìn)行仿真了點(diǎn)擊 查看前仿真波形，彈出如下界面 點(diǎn)擊停止鍵 ![]() ,結束仿真 此時(shí)我們可以把原有波形刪掉 把想要觀(guān)察的模塊添加到波形觀(guān)察窗口 所有選中信號，點(diǎn)擊右鍵，Group 彈出如下界面 我們填寫(xiě)模塊名 點(diǎn)擊OK退出，可以看到信號分組成功 信號選中以后，點(diǎn)擊右鍵還有許多其他設置，比如更改數值顯示的格式（二進(jìn)制、十進(jìn)制等等）如下圖所示 波形設置以后保存，會(huì )默認生產(chǎn)wave.do 文件 默認即可，點(diǎn)擊OK退出 在下方的指令窗口輸入restart 按回車(chē)鍵先刷屏，然后輸入run0.1ms modelsim就會(huì )運行0.1ms 仿真沒(méi)有問(wèn)題，說(shuō)明代碼邏輯可能正確，接下來(lái)就需要分配管腳，為“下板”做準備，咱們最后的作品必須是能在開(kāi)發(fā)板上正確運行才算結束。 打開(kāi)quartusII軟件，點(diǎn)擊pin planner選項 ![]() 根據開(kāi)發(fā)板提供的tcl腳本文件或規格書(shū)，在location位置填入對應管教號即可 然后再進(jìn)行一次全編譯，即可生成對應的網(wǎng)表電路，可以下載到開(kāi)發(fā)板，連接開(kāi)發(fā)板，打開(kāi)下載界面點(diǎn)擊 ![]()
點(diǎn)擊 ![]() ，添加需要下載的sof文件或者pof文件
點(diǎn)擊 ![]() ，出現如下界面說(shuō)明下載成功
| 
