|
作者：Ally Zhou，Xilinx上海Office 《XDC約束技巧之時(shí)鐘篇》中曾對I/O約束做過(guò)簡(jiǎn)要概括，相比較而言，XDC中的I/O約束雖然形式簡(jiǎn)單，但整體思路和約束方法卻與UCF大相徑庭。加之FPGA的應用特性決定了其在接口上有多種構建和實(shí)現方式，所以從UCF到XDC的轉換過(guò)程中，最具挑戰的可以說(shuō)便是本文將要討論的I/O約束了。 繼《XDC約束技巧之I/O篇（上）》 詳細描述了如何設置Input接口約束后，我們接著(zhù)來(lái)聊聊怎樣設置Output接口約束，并分析UCF與XDC在接口約束上的區別。 Input接口類(lèi)型和約束 FPGA做Output的接口時(shí)序同樣也可以分為系統同步與源同步。在設置XDC約束時(shí)，總體思路與Input類(lèi)似，只是換成要考慮下游器件的時(shí)序模型。另外，在源同步接口中，定義接口約束之前，需要用create_generated_clock先定義送出的隨路時(shí)鐘。 系統同步接口 與Input的系統同步接口一樣，FPGA做Output接口的系統同步設計，芯片間只傳遞數據信號，時(shí)鐘信號的同步完全依靠板級設計來(lái)對齊。所以設置約束時(shí)候要考慮的僅僅是下游器件的Tsu/Th和數據在板級的延時(shí)。 
上圖是一個(gè)SDR上升沿采樣系統同步接口的Output約束示例。其中，-max后的數值是板級延時(shí)的最大值與下游器件的Tsu相加而得出，-min后的數值則是板級延時(shí)的最小值減去下游器件的Th而來(lái)。 源同步接口 與源同步接口的Input約束設置類(lèi)似，FPGA做源同步接口的Output也有兩種方法可以設置約束。 方法一我們稱(chēng)作Setup/Hold Based Method，與上述系統同步接口的設置思路基本一致，僅需要了解下游器件用來(lái)鎖存數據的觸發(fā)器的Tsu與Th值與系統板級的延時(shí)便可以設置。方法二稱(chēng)作Skew Based Method，此時(shí)需要了解FPGA送出的數據相對于時(shí)鐘沿的關(guān)系，根據Skew的大小和時(shí)鐘頻率來(lái)計算如何設置 Output約束。 具體約束時(shí)可以根據不同的已知條件，選用不同的約束方式。一般而言，FPGA作為輸出接口時(shí)，數據相對時(shí)鐘的Skew關(guān)系是已知條件（或者說(shuō)，把同步數據相對于時(shí)鐘沿的Skew限定在一定范圍內是設計源同步接口的目標），所以方法二更常見(jiàn)。 Vivado IDE的Language Templates中關(guān)于源同步輸出接口的XDC約束模板包含了以上兩種方式的設置方法。 方法一Setup/Hold Based Method Setup/Hold Method的計算公式如下，可以看出其跟系統同步輸出接口的設置方法完全一樣。如果換成DDR方式，則可參考上一篇I/O約束方法中關(guān)于Input源同步DDR接口的約束，用 兩個(gè)可選項-clock_fall與 -add_delay來(lái)添加針對時(shí)鐘下降沿的約束值。
如果板級延時(shí)的最小值（在源同步接口中，因為時(shí)鐘與信號同步傳遞，所以板級延時(shí)常�？梢砸曌鳛�0）小于接收端寄存器的Th，這樣計算出的結果就會(huì )在 -min 后出現負數值，很多時(shí)候會(huì )讓人誤以為設置錯誤。其實(shí)這里的負數并不表示負的延遲，而代表最小的延遲情況下，數據是在時(shí)鐘采樣沿之后才有效。同樣的，-max后的正數，表示最大的延遲情況下，數據是在時(shí)鐘采樣沿之前就有效了。 這便是接口約束中最容易混淆的地方，請一定牢記set_output_delay中 -max/-min的定義，即時(shí)鐘采樣沿到達之前最大與最小的數據有效窗口。 如果我們在紙上畫(huà)一下接收端的波形圖，就會(huì )很容易理解：用于setup分析的 -max之后跟著(zhù)正數，表示數據在時(shí)鐘采樣沿之前就到達，而用于hold分析的 -min之后跟著(zhù)負數，表示數據在時(shí)鐘采樣沿之后還保持了一段時(shí)間。只有這樣才能滿(mǎn)足接收端用于鎖存接口數據的觸發(fā)器的Tsu和Th要求。
方法二 Skew Based Method 為了把同步數據相對于時(shí)鐘沿的Skew限定在一定范圍內，我們可以基于Skew的大小來(lái)設置源同步輸出接口的約束。此時(shí)可以不考慮下游采樣器件的Tsu與Th值。
我們可以通過(guò)波形圖來(lái)再次驗證 set_output_delay中 -max/-min的定義，即時(shí)鐘采樣沿到達之前最大與最小的數據有效窗口。
DDR接口的約束設置 DDR接口的約束稍許復雜，需要將上升沿和下降沿分別考慮和約束，以下以源同步接口為例，分別就Setup/Hold Based 方法和Skew Based方法舉例。 方法一Setup/Hold Based Method
已知條件如下： 時(shí)鐘信號 src_sync_ddr_clk的頻率： 100 MHz 隨路送出的時(shí)鐘src_sync_ddr_clk_out的頻率： 100 MHz 數據總線(xiàn)： src_sync_ddr_dout[3:0] 接收端的上升沿建立時(shí)間要求 ( tsu_r ) ：7 ns 接收端的上升沿保持時(shí)間要求 (thd_r ) ：3 ns 接收端的下降沿建立時(shí)間要求 (tsu_f) ：6 ns 接收端的下降沿保持時(shí)間要求 (thd_f ) ：4 ns 板級走線(xiàn)延時(shí)：0 ns 可以這樣計算輸出接口約束：已知條件包含接收端上升沿和下降沿的建立與保持時(shí)間要求，所以可以分別獨立計算。上升沿采樣數據的 -max 是板級延時(shí)的最大值加上接收端的上升沿建立時(shí)間要求（tsu_r），對應的-min 就應該是板級延時(shí)的最小值減去接收端的上升沿保持時(shí)間要求（thd_r）；下降沿采樣數據的 -max 是板級延時(shí)的最大值加上接收端的下降沿建立時(shí)間要求（tsu_f），對應的-min 就應該是板級延時(shí)的最小值減去接收端的下降沿保持時(shí)間要求（thd_f）。 所以最終寫(xiě)入XDC的Output約束應該如下所示：
方法二 Skew Based Method
已知條件如下： 時(shí)鐘信號 src_sync_ddr_clk的頻率： 100 MHz 隨路送出的時(shí)鐘src_sync_ddr_clk_out的頻率： 100 MHz 數據總線(xiàn)： src_sync_ddr_dout[3:0] 上升沿之前的數據skew ( bre_skew ) ：4 ns 上升沿之后的數據skew ( are_skew ) ：6 ns 下降沿之前的數據skew ( bfe_skew ) ：7 ns 下降沿之后的數據skew ( afe_skew ) ：2 ns 可以這樣計算輸出接口約束：時(shí)鐘的周期是10ns，因為是DDR方式，所以數據實(shí)際的采樣周期是時(shí)鐘周期的一半；上升沿采樣的數據的 -max 應該是采樣周期減去這個(gè)數據的發(fā)送沿（下降沿）之后的數據skew即afe_skew，而對應的-min 就應該是上升沿之前的數據skew值bre_skew ；同理，下降沿采樣數據的 -max 應該是采樣周期減去這個(gè)數據的發(fā)送沿（上升沿）之后的數據skew值are_skew，而對應的-min 就應該是下降沿之前的數據skew值bfe_skew 。 所以最終寫(xiě)入XDC的Output約束應該如下所示：
對以上兩種方法稍作總結，就會(huì )發(fā)現在設置DDR源同步輸出接口時(shí)，送出的數據是中心對齊的情況下，用Setup/Hold Based 方法來(lái)寫(xiě)約束比較容易，而如果是邊沿對齊的情況，則推薦使用Skew Based方法來(lái)寫(xiě)約束。 在Vivado中設置接口約束 FPGA的接口約束種類(lèi)多變，遠非一篇短文可以完全覆蓋。在具體設計中，建議用戶(hù)參照Vivado IDE的Language Templates 。其中關(guān)于接口約束的例子有很多，而且也是按照本文所述的各種分類(lèi)方法分別列出。 具體使用時(shí)，可以在列表中找到對應的接口類(lèi)型，按照模板所示調整成自己設計中的數據，然后可以方便地計算出實(shí)際的約束值，并應用到FPGA工程中去。 自2014.1版開(kāi)始，Vivado還提供一個(gè)Constraints Wizard可供用戶(hù)使用。只需打開(kāi)綜合后的設計，然后啟動(dòng)Wizard，工具便可以根據讀到的網(wǎng)表和設計中已有的XDC時(shí)序約束（也可以任何約束都不加而開(kāi)始用Wizard）一步步指引用戶(hù)如何添加Timing約束，包括時(shí)鐘、I/O 以及時(shí)序例外約束等等。 Constraints Wizard的調出方法和界面如下圖所示。
UCF與XDC的區別 《XDC約束技巧》開(kāi)篇描述XDC基礎語(yǔ)法時(shí)候曾經(jīng)提到過(guò)設置接口約束時(shí)UCF與XDC的區別，簡(jiǎn)單來(lái)講，UCF是原生的FPGA約束，所以分析問(wèn)題的視角是FPGA本身，而XDC則是從系統設計的全局角度來(lái)分析和設置接口約束。 以最基礎的SDR系統同步接口來(lái)舉例。輸入側的設置，UCF用的是OFFSET = IN，而XDC則是set_input_delay 。
輸出側的設置，UCF用的是OFFSET =OUT，而XDC則是set_output_delay 。
如果需要從舊設計的UCF約束轉到XDC約束，可以參考上述例子。以一個(gè)采樣周期來(lái)看，UCF中與XDC中設置的接口約束值加起來(lái)正好等于一個(gè)周期的值。 小結 這一系列《XDC約束技巧》的文章至此暫時(shí)告一段落。其實(shí)讀懂這幾篇涵蓋了時(shí)鐘、CDC以及接口約束的短文，基本上已經(jīng)足夠應對絕大多數的FPGA設計約束問(wèn)題。當然在這么短的篇幅內，很多問(wèn)題都無(wú)法更加深入地展開(kāi)，所以也提醒讀者，需要關(guān)注文中推薦的各類(lèi)Xilinx 官方文檔，以及Vivado本身自帶的幫助功能與模板。 希望各位能從本文中吸取經(jīng)驗，少走彎路，盡快地成為Vivado和XDC的資深用戶(hù)，也希望本文能真正為您的設計添磚加瓦，達到事半功倍的效果。 |
