|
在未來(lái)兩年內將有望繼續擴大的低成本智能手機正在推動(dòng)著(zhù)整個(gè)智能手機市場(chǎng)的發(fā)展，智能手機在新興市場(chǎng)中的廣泛采用和在成熟市場(chǎng)中替換功能機或基本型手機都是這個(gè)市場(chǎng)發(fā)展的推動(dòng)因素。細分的低成本智能手機使多家移動(dòng)手機設備制造商能夠進(jìn)入智能手機市場(chǎng)，這些制造商通過(guò)在高端和低端細分市場(chǎng)中與排名第一的手機供應商三星電子(Samsung)競爭，縮小了他們之間的差距。 在這些市場(chǎng)中競爭的設備制造商必須提供高性?xún)r(jià)比的智能手機，并且需要在其旗艦型智能手機產(chǎn)品之下提供一檔或兩檔讓人滿(mǎn)意的功能集。對于低成本智能手機設備，諸如防水型設備或再添加一個(gè)心跳感應器并使用高性能存儲都不是必須特性。然而，擁有高質(zhì)量的前置、后置攝像頭和一個(gè)高分辨率的顯示屏則都是關(guān)鍵功能—用戶(hù)期望在他們的低成本智能手機中也擁有它們。 要為新興和成熟市場(chǎng)中的新用戶(hù)提供低成本、高質(zhì)量的智能手機，制造商必須要有高集成度的硬件芯片(IC)，這些芯片以一種高性?xún)r(jià)比的方式提供必須具備的高端功能。 因此，智能手機器件制造商必須投資于系統集成，降低硬件成本。降低芯片成本給應用處理器供應商帶來(lái)了壓力，他們被要求在智能手機中盡可能集成許多系統元器件，并在特定的價(jià)格范圍內為低成本智能手機的子細分市場(chǎng)打造最優(yōu)化的系統級芯片(SoC)。 在致力于降低成本和功耗的同時(shí)，設計師必須不斷推動(dòng)設計創(chuàng )新邁向新的天地。因此，集成最新的接口IP以?xún)?yōu)化功耗、成本和上市時(shí)間勢在必行。 攝像頭和顯示屏的接口協(xié)議 由移動(dòng)行業(yè)處理器接口(MIPI)聯(lián)盟基于MIPI D-PHY制定的攝像頭串行接口(CSI-2)和顯示屏串行接口(DSI)協(xié)議被廣泛應用于移動(dòng)設備中，該協(xié)議為低成本智能手機細分市場(chǎng)提供了一套靈活的、高性?xún)r(jià)比的解決方案；而D-PHY是在MIPI CSI-2和DSI應用中把圖像傳感器和顯示屏與移動(dòng)手機和嵌入式應用中的SoC連接在一起的物理層。它們是應用處理器和顯示屏(使用DSI協(xié)議)或攝像頭和圖像傳感器(使用CSI-2協(xié)議)之間的事實(shí)標準接口。MIPI協(xié)議專(zhuān)為滿(mǎn)足圖像傳感器和顯示應用的功能需求而設計和優(yōu)化，同時(shí)使成本和功耗降到最低。D-PHY經(jīng)濟地實(shí)現了高速和低速數據流，它通過(guò)物理層-協(xié)議接口(PPI)連接實(shí)現了協(xié)議層的連接。 如圖1所示，CSI-2是一條用于移動(dòng)應用的高性能串行互連總線(xiàn)，它把攝像頭傳感器連接到數字圖像模塊，如主處理器或圖像處理器。CSI-2使用MIPID-PHY來(lái)作為物理層和高速差分接口，通常帶有好幾條數據通道(典型的是1、2、4或甚至是8條)和一條普通差分時(shí)鐘通道。出于配置的目的，一個(gè)基于I2C的邊帶攝像頭控制接口(CCI)被用來(lái)連接控制主機和攝像頭之間的信號。CSI-2協(xié)議支持應用處理器、攝像頭傳感器和橋接應用中所需的主機和設備接口。 圖1：MIPI攝像頭串行接口(CSI-2)。 圖2：MIPI顯示屏串行接口(DSI) 如圖2所示， DSI是一條高速、高分辨率的串行互聯(lián)總線(xiàn)， 它為顯示設備提供連接。DSI使用MIPI標準D- PHY 來(lái)作為物理層高速差分接口，帶有多達4條數據通道和一條普通差分時(shí)鐘通道。像素數據和指令被串行化送到一個(gè)單獨的物理流中，而狀態(tài)能夠從顯示中讀回。該協(xié)議支持應用處理器、顯示面板和橋接應用中所需的主機和設備接口。它也支持運行在視頻模式和指令模式中的顯示設備， 因為在更復雜和更低功耗實(shí)現中的需求依賴(lài)于系統實(shí)現和應用。當顯示面板上集成了顯示控制器和幀緩沖器時(shí)， 就需要指令模式。轉換通常是以一條指令接著(zhù)數據像素/參數的形式發(fā)生。在指令模式中， 主機可寫(xiě)入和讀出面板寄存器和幀緩沖器， 而在視頻模式中轉換時(shí)，像素數據就被實(shí)時(shí)地從主機轉到面板。 推動(dòng)更高的數據速率 當今市場(chǎng)上大多數可供使用的圖像和顯示傳感器都是在過(guò)去5到7年內開(kāi)發(fā)的，支持每條通道高達1,000 Mbps的高速突發(fā)模式。有好幾款設備都已量產(chǎn)，并支持超過(guò)1,000Mbps的速率，因為其目標是在相同數量的連接觸點(diǎn)上增加帶寬。 近期發(fā)布的MIPI聯(lián)盟D- PHYv1.2規范把D-PHY的高速突發(fā)功能擴展到了每條通道2.5Gbps。顯示屏和圖像傳感器的開(kāi)發(fā)人員們現在可以充分利用相同的設計和架構，來(lái)使用四條數據通道支持高達10Gbps的聚合寬帶，或使用八條數據通道僅需稍作改動(dòng)來(lái)支持20Gbps的數據速率。使用長(cháng)期存在的、已驗證過(guò)的、由多家供應商開(kāi)發(fā)的且不斷完善的架構，提供了一種快速而低風(fēng)險的方式，來(lái)達到想要的帶寬、上市時(shí)間和低成本的目標。 推動(dòng)更低功耗 D-PHY的可擴展性有助于節省功耗。它使用了許多可選的數據通道，并關(guān)閉了未使用的數據通道。在大部分情況下， 數據通道為了高速傳輸都運行在單向模式下，此時(shí)一個(gè)Mas terD-PHY和Slave D-PHY分別源發(fā)送和接收時(shí)鐘。例如，SoC側實(shí)現的一個(gè)DSI主機應用使用了一個(gè)MasterD-PHY來(lái)在板上作為源將信號發(fā)送給顯示屏，同時(shí)CSI-2主機應用使用一個(gè)Slave D-PHY來(lái)從圖像傳感器接收信號。 因為D-PHY不綁定在某個(gè)特定速率上，它可在尋找一個(gè)時(shí)鐘信號時(shí)基于產(chǎn)生的流量來(lái)優(yōu)化功耗，該時(shí)鐘信號與實(shí)際需要的數據速率相關(guān)。這種靈活性通過(guò)消除對不必要的存儲器緩存的需求和設計復雜性，創(chuàng )造了一種高性?xún)r(jià)比的解決方案。除此之外，DPHY支持高、低速(或低功率)運行。高速傳輸使用了時(shí)鐘通道，而低功率運行模式使用自帶時(shí)鐘數據以節省功率，同時(shí)時(shí)鐘通道保持空閑。 推動(dòng)更低的成本 MIPID-PHY v1.2規范包括為更高帶寬圖像和顯示傳感器提供各種吞吐量的增強，但是它也有助于降低成本。 能夠用較少數據通道發(fā)送相同數量數據的能力有助于降低芯片的面積和使用更少的引腳，它們都直接與應用處理器的芯片成本相關(guān)。應用處理器需要以4 Gbps的速率與一個(gè)圖像傳感器連接， 可以使用兩條運行在2.0Gbps的數據通道，而不是四條運行在1.0Gbps的數據通道。當這種減少通道和引腳數量的方法被用于好幾個(gè)圖像傳感器時(shí)，將顯著(zhù)降低芯片和封裝成本。 總結 Synopsys的DesignWare MIPI IP已經(jīng)使許多SoC 開(kāi)發(fā)人員能夠通過(guò)使用D-PHY 、CSI-2和DSIIP來(lái)實(shí)現量產(chǎn)。Design Ware MIPID-PHYv1.2 IP顯著(zhù)地降低了面積、成本和功耗。該IP把產(chǎn)品上市時(shí)間縮到最短，同時(shí)可針對CSI-2和DSI應用利用其可配置性選項和豐富的解決方案而使投資回報率達到最高，同時(shí)減少了支持多款應用所需的SoC設計數量。 |
