意法半導體（STMicroelectronics，簡(jiǎn)稱(chēng)ST）與Carnot STAR（研究應用科技）協(xié)會(huì )成員，法國普羅旺斯材料、微電子和納米電子研究院（包括IM2NP–CNRS / 艾克斯-馬賽大學(xué) / 土倫大學(xué) / ISEN高等電子與數字技術(shù)學(xué)院）宣布正式啟用其新設立的聯(lián)合實(shí)驗室。雙方有著(zhù)多年的密切合作經(jīng)驗，希望可以憑借多項聯(lián)合研發(fā)項目，開(kāi)發(fā)下一代高可靠性超微（Ultra-miniaturized）電子元器件。
輻射效應與電氣可靠性（REER, Radiation Effects and Electrical Reliability）聯(lián)合實(shí)驗室是一個(gè)跨地區的研究機構，匯集馬賽、土倫兩個(gè)城市的IM2NP研究人員及位于格勒諾布爾（Grenoble）附近的意法半導體Crolles實(shí)驗室的技術(shù)專(zhuān)家。 REER聯(lián)合實(shí)驗室的科學(xué)項目將主攻兩個(gè)研究領(lǐng)域：輻射對納米級數字電路的影響，以及納米級互補金屬氧化半導體（CMOS, Complementary Metal-oxide Semiconductor）技術(shù)的電氣可靠性。這兩個(gè)研究方向對于意法半導體及其能否研發(fā)可靠性極高的集成電路至關(guān)重要。汽車(chē)、網(wǎng)絡(luò )、醫療、航天和安保等應用對集成電路的可靠性有非常高的要求。 在這些應用領(lǐng)域中，電子元器件本身具有一些先天限制（包括電場(chǎng)、機械應力、溫度等）和特定環(huán)境限制（特別是自然或人造輻射源的粒子輻射），是當今集成電路及下一代集成電路面臨的日益嚴峻的挑戰。 為預測并減弱輻射效應，半導體工業(yè)需要對這些現象進(jìn)行表征、建模和仿真，而如何有效降低輻射效應是新聯(lián)合實(shí)驗室的主要研究目標之一。 此外，開(kāi)發(fā)下一代納米電子技術(shù)必須解決諸多挑戰和障礙，設計人員必須更清楚地了解在集成電路制造工藝中，每一道工序可能會(huì )面臨的問(wèn)題。聯(lián)合實(shí)驗室的研究范圍從原子級最重要的現象，到系統、材料、芯片物理性質(zhì)以及抗輻射電路設計。 這些研發(fā)項目將具有全球性的競爭力，主攻最先進(jìn)的微電子技術(shù)，例如28納米及以下的技術(shù)節點(diǎn)，特別是意法半導體在Crolles開(kāi)發(fā)的FD-SOI（全耗盡型絕緣層上硅）制造工藝，這讓意法半導體成為全球第一個(gè)開(kāi)發(fā)出最具創(chuàng )新性的世界領(lǐng)先的納米級集成電路。 在開(kāi)業(yè)不久后，聯(lián)合實(shí)驗室便受邀參加法國企業(yè)局（DGE, Directorate for Enterprises）、法國國際采購局（DGA, French defense procurement agency）主導的ENIAC行動(dòng)與支持計劃的歐洲CATRENE集群計劃（European CATRENE cluster），參與多項法國國家級、歐洲和國際合作計劃項目。今后五年，聯(lián)合實(shí)驗室預計將安排高水平博士研究人員，主要參與在法國政府工業(yè)研究培訓協(xié)議（CIFRE, industrial agreement for training through research）計劃資助的國家與民間企業(yè)合作研究活動(dòng)。 |
