|
AccelChip 公司（最近已被賽靈思公司收購）最近所做的一次調查顯示，53% 的回答者認為浮點(diǎn)定點(diǎn)轉換是在 FPGA 上實(shí)現算法時(shí)最困難的地方（圖 1）。 生成定點(diǎn)模型 如果未將高級函數和運算符替換為硬件精確的宏架構，浮點(diǎn) MATLAB 算法的定點(diǎn)表示將不會(huì )真正反映最終硬件的響應（圖 2）。 圖 3 對此進(jìn)行了突出顯示，該圖使用一組量化為 8 位有符號二進(jìn)制補碼的隨機輸入矢量，對 MATLAB 除法運算符與工具硬件 CORDIC 除法算法的定點(diǎn)響應進(jìn)行了比較。 根據數據數值，計算輸出之間將存在巨大分歧。 在定點(diǎn)生成過(guò)程中，AccelDSP™ Synthesis 綜合工具的 IP Explorer™ 技術(shù)將自動(dòng)使用硬件精確的表達式替換高級 MATLAB 函數和運算符（圖 4）。此步驟是透明的，且不需要對 MATLAB 代碼進(jìn)行修改。您可以使用綜合指示來(lái)重新定義初始宏架構和微架構選擇。 圖形輔助式自動(dòng)量化 與定點(diǎn) DSP 處理器不同, FPGA 結構允許使用可變定點(diǎn)字長(cháng)。通過(guò)解除對變量的固定 16 位或 24 位邊界限制，您可以執行需要位數增長(cháng)的算術(shù)計算而不會(huì )引起額外的數值誤差。 這對于像雷達、導航和制導系統等要求較高數值精度的應用來(lái)說(shuō)是一個(gè)巨大的優(yōu)點(diǎn)。 在大多數情況下，位增長(cháng)率定律 (bit growth rules) 是簡(jiǎn)單直接和易于理解的。例如，一次加法的結果增長(cháng)一位，而一次乘法的結果則增長(cháng)到等于輸入字長(cháng)度的總長(cháng)度（圖 5）。然而，要在實(shí)際設計中確定變量的這些屬性，將是一個(gè)高度反復的過(guò)程。允許未檢查的位數增長(cháng)現象發(fā)生，在硬件中代價(jià)是昂貴的，通常也是不必要的。如果您技術(shù)功底深厚，您可以采用各種技巧來(lái)盡可能地減小字長(cháng)而同時(shí)保持數值精度。 通過(guò)自動(dòng)量化而獲得的初始定點(diǎn)模型提供了一個(gè)良好的起點(diǎn)，但一般需要對該模型進(jìn)行細化改進(jìn)。 MATLAB 提供了一種開(kāi)發(fā)算法數學(xué)模型的高效環(huán)境，這種算法通常只需使用一組較少的仿真矢量就可完成。 該過(guò)程高度反復，且緊密耦合至數據作用 (data effect) 的分析。為了最大程度地縮短這一反復循環(huán)時(shí)間，AccelDSP Synthesis 綜合工具提供了一種加速定點(diǎn)仿真流程。 分析定點(diǎn)數據作用 MATLAB 提供了一種開(kāi)發(fā)算法數學(xué)模型的高效環(huán)境，這種算法通常只需使用一組較少的仿真矢量就可完成。但是，當把該算法應用到定點(diǎn)硬件時(shí)，您將需要增加數據集，以精確地確定真實(shí)世界的環(huán)境響應。MATLAB 是一種解釋型仿真器，可能無(wú)法為這些較大的、CPU 強度較高的定點(diǎn)仿真提供必需的性能。因此，開(kāi)發(fā)者常常轉向 C/C++。 加速定點(diǎn)仿真 AccelDSP Synthesis 綜合工具的 M2C-Accelerator 自動(dòng)生成一個(gè)硬件精確的定點(diǎn) C++ 模型和測試基準，以加快定點(diǎn)仿真。 消除手動(dòng)記錄步驟節省了開(kāi)發(fā)時(shí)間，大程度地減小了誤差的引入。由于 C++ 是編譯式的，因此可提供高達 1000 倍的仿真性能優(yōu)勢（圖 6）。這種性能水平通常是那些要求理解定點(diǎn)數據作用的大型矢量集所必需的。 觀(guān)測定點(diǎn)位增長(cháng) 一個(gè)設計必須從整體上考慮，以有效地將浮點(diǎn)算法轉換為定點(diǎn)模型。 如果從早期開(kāi)始就一直未對數據路徑進(jìn)行檢查，位增長(cháng)可能會(huì )快速增長(cháng)而產(chǎn)生過(guò)度的硬件，而過(guò)度約束位增長(cháng)則可能造成無(wú)法接受的數值精度損失。獲得對位增長(cháng)進(jìn)展情況較好觀(guān)測性的一種通用技巧是向一個(gè)電子表格中輸入變量。AccelDSP Synthesis 綜合工具通過(guò)生成一個(gè)表格化、格式化的定點(diǎn)報告（圖 7）而提供了此類(lèi)級別的觀(guān)測性。 上溢出和下溢出 關(guān)于輸入數據動(dòng)態(tài)范圍的不良假設可能會(huì )引起由于變量的最高有效位 (MSB) 上溢出和最低有效位 (LSB) 下溢出而導致較大的定點(diǎn)誤差的問(wèn)題。您需要在觀(guān)測和糾正更細微的定點(diǎn)誤差之前先解決這些誤差。 上溢出和下溢出報告，是 MATLAB 定點(diǎn)數據類(lèi)型的固有屬性，但不是 C/C++ 所固有的，且常常在模型重寫(xiě)過(guò)程中被省掉。但是，由 M2C-Accelerator 生成的 C++ 模型中包含了反映在仿真期間發(fā)生的所有上溢出和下溢出的量化例程。當這些情況發(fā)生時(shí)，它們將被匯總在“驗證定點(diǎn)報告”中（圖 8）。 定點(diǎn)可視化 根據一組給定的數據集確定一個(gè)算法的合適定點(diǎn)響應，通常不是一種精確的科學(xué)行為。您常常不得不在數值精度方面做出一些折衷，以提高硬件效率。這一過(guò)程高度反復，且緊密耦合至繪圖中所示定點(diǎn)效應的可視分析。但是，在一個(gè)輸出信號上觀(guān)測到不可接受的 SNR，并不總是表示那里錯誤地指定了一個(gè)量化值。對此，必須進(jìn)行進(jìn)一步的分析。 為了幫助進(jìn)行這一過(guò)程，AccelDSP Synthesis 綜合工具的 AccelProbe 工具以圖形方式對一個(gè)給定仿真期間的任何變量的浮點(diǎn)和定點(diǎn)值進(jìn)行了比較（圖 9）。如果您使用的是 AccelProbe，您會(huì )迅速體會(huì )到特定變量的貢獻使最終結果的誤差累積的過(guò)程。您可以通過(guò)在 MATLAB 源碼中增加語(yǔ)句 “accel_probe(variable_name)”，來(lái)“探查”一個(gè)變量。 “定點(diǎn)歷史”圖可以讓您感知一個(gè)變量在仿真期間可能遇到的頻繁程度。如果一個(gè)值很少出現，則需要用以在動(dòng)態(tài)范圍內的高端或低端存儲該值的附加硬件可能具有很小的值。 結論 當創(chuàng )建一個(gè) DSP 算法的數學(xué)模型時(shí)，MATLAB 是天然之選，且出于硬件考慮，可以無(wú)阻礙地使用。將一個(gè)算法轉換為在 FPGA 上實(shí)現的定點(diǎn)模型是一個(gè)復雜的、可從 AccelDSP Synthesis 綜合工具提供的自動(dòng)化、加速和可視化功能中大大受益的過(guò)程。 |
