|
介紹了直接數字頻率合成(DDS)的結構和原理，并將DDS技術(shù)應用于短波射頻通信頻率源中。實(shí)現了一種基于單片機+DDS可編程低噪聲頻率源，輸出信號范圍46.5~75 MHz.實(shí)驗結果表明，該頻率源具有頻率分辨率高、相位噪聲低等優(yōu)點(diǎn)，滿(mǎn)足短波射頻通信系統對頻率源的設計要求。 頻率源是現代短波射頻通信系統的核心，對整個(gè)系統的正常運行起著(zhù)決定性的作用。作為射頻電路與系統的核心設備，頻率源的好壞關(guān)系著(zhù)整個(gè)系統的穩定性�，F在的頻率合成技術(shù)正朝著(zhù)雜散和相位噪聲更低的方向發(fā)展，同時(shí)還要求有更寬的頻帶和更高的頻率分辨率。直接數字頻率合成(DDS)正是在這種需求背景下發(fā)展起來(lái)的，它具有極微小的頻率調諧和相位分辨能力。融合了模擬和數字技術(shù)的DDS是產(chǎn)生高質(zhì)量、高頻譜純度、寬頻帶頻率的理想方法。文中基于ADI公司的AD9912芯片提出一個(gè)直接頻率合成方案，輸出頻率范圍為46.5~75MHz. 1 DDS基本工作原理 直接頻率合成器DDS本質(zhì)上是一種高分辨率的數字分頻器。通過(guò)頻率調節字來(lái)分頻系統時(shí)鐘，以輸出所需的頻率。DDS有兩個(gè)顯著(zhù)特點(diǎn)：(1)DDS工作在數字域，其輸出頻率、相位和幅度可以在數字處理器的控制下，精確而快速地變換;(2)其頻率分辨率主要取決于頻率調節字的位數，可以達到極高的頻率分辨率。 典型的DDS原理框圖如圖1所示。它主要包括：相位累加器，相位-幅度變換器，數/模變換器和低通濾波器。 圖1典型的DDS原理框圖 (1)相位累加器。 對于正弦波而言，雖然幅度不是線(xiàn)性的，但其相位卻是線(xiàn)性變化的，這正是DDS能夠合成正弦波的基礎。DDS根據頻率調節字的位數N，把0°~360°的相位變化平均分成2N等份。假設系統參考時(shí)鐘為fs;輸出頻率為fout.在每個(gè)時(shí)鐘周期轉過(guò)一個(gè)角度360°/2N，則可以產(chǎn)生一個(gè)頻率為fs/2N的正弦波的相位增量。因此，只需選擇恰當的頻率調節字M，使得fout/fs=M/2N，就可以得到所需的輸出頻率fout. 由式(1)可以得到DDS的最小頻率分辨率為 (2)相位幅度轉化器。 根據相位累加器的輸出，可以得到合成fout頻率所對應的相位信息，相位幅度轉化器可以把累加器輸出的數字相位信息變換成相應的幅度值。這個(gè)數值以二進(jìn)制的形式被送入DAC進(jìn)行數模轉換。此相位到幅度的轉換通過(guò)查表操作完成。 (3)D/A數模變換器。 從相位幅度轉換器得到的二進(jìn)制數字信號被送入數/模(D/A)轉換器中，變換成模擬信號輸出。此處D/A變換器的位數對輸出頻率的分辨率并沒(méi)有影響。輸出頻率的分辨率由頻率調節字的位數決定。 2系統設計 設計中采用低抖動(dòng)、低雜散的直接數字頻率合成器DDS作為短波射頻通信系統的本振源。整個(gè)短波射頻系統的原理框圖如圖2所示。 圖2短波射頻系統的原理框圖 設計采用ADI公司的高端產(chǎn)品AD9912.它最高支持1 GHz的采樣時(shí)鐘，并且內置了一個(gè)14 bit的D/A變換器，支持48 bit的頻率調節字，最高頻率分辨率為4μHz.AD9912的突出特點(diǎn)是擁有能編程的輔助直接數字頻率合成器通道，可以降低輸出頻譜中諧波雜散的等級，改進(jìn)了DDS固有的雜散和噪聲大的缺點(diǎn)。 本設計中采用MSP430F2012單片機作為AD9912頻率輸出的控制器。在啟動(dòng)DDS芯片前，首先要配置信號IO_UPDATE、PWRDOWN、HOLDOVER及S1~S4時(shí)鐘使能信號，使AD9912正常工作。DDS上電啟動(dòng)后，單片機通過(guò)SDO、CSB、SCLK向AD9912寫(xiě)入頻率調節字，輸出HSTL電平的時(shí)鐘信號。信號經(jīng)選擇和電平轉換后，經(jīng)過(guò)輸出驅動(dòng)器輸出。 AD9912內部集成了采樣時(shí)鐘倍頻器，即鎖相環(huán)(PLL)。在使用PLL的情況下，采樣時(shí)鐘源中的任何噪聲或雜散都會(huì )在PLL的環(huán)路帶寬以20lo gx關(guān)系被放大，x是頻率放大的倍數。由于輸入時(shí)鐘的雜散在輸出的相位噪聲會(huì )隨著(zhù)輸出頻率不同而改變，在采樣時(shí)鐘相同的情況下，輸出兩個(gè)不同頻率時(shí)的相位噪聲關(guān)系為 從式(3)可以看出，在固定輸出頻率的前提下，盡量提高采樣時(shí)鐘速率可以提高輸出頻率的相位噪聲性能。在設計中，為達到最佳的性能，放棄了內部PLL環(huán)路，而采用外部高性能PLL輸出的1GHz采樣時(shí)鐘。 2.1外部環(huán)路濾波器設計 外部環(huán)路濾波可以將DAC輸出的雜波和鏡像頻譜濾掉，可以平滑輸出波形，對信號的輸出質(zhì)量有較好地改善作用。外部環(huán)路濾波器采用橢圓函數低通濾波器。電路設計時(shí)采用分立LC元件構成截止頻率為400 MHz的低通濾器。電路原理及仿真結果如圖3所示。 圖3環(huán)路濾波器的原理圖及仿真結果 2.2編程控制 對AD9912編程是為了實(shí)現頻率的步進(jìn)控制，處理由外部控制輸入的頻率值，由單片機生成頻率調節字，經(jīng)SPI方式送入DDS中，合成系統所需的頻率。數據寫(xiě)入時(shí)SCLK、SDI、CSB信號由單片機產(chǎn)生，寫(xiě)入時(shí)序嚴格按照SPI協(xié)議進(jìn)行。 3仿真及測試結果 DDS輸出波形的仿真采用Matlab中的Simulink工具。根據DDS的工作原理及AD9912的數據手冊，可以建立AD9912在Simulink中的模型。AD 9912的Simulink模型如圖4所示。 圖4 AD 9912在Simulink下的仿真模型 設置頻率調節字M=14073748835532后，得到DDS輸出信號的頻率為50 MHz，Simulink仿真功率譜密度如圖5所示。 圖5 M=14073748835532的功率譜密度分布圖 射頻短波通信系統中對頻率源的輸出的頻帶寬度要求為46.5~75 MHz，步進(jìn)頻率為50 kHz.AD9912的輸出分辨率為fDDS=f/248，本設計中采樣時(shí)鐘1 GHz，最小分辨率可達3.55μHz，完全可以達到設計指標。圖6是安捷倫頻譜分析儀實(shí)測的DDS輸出信號頻譜圖。 圖6 DDS輸出信號頻譜圖 4結束語(yǔ) 針對射頻短波通信系統中的頻率源要求，分析了整個(gè)頻率源的實(shí)現方法。搭建了單片機+DDS的實(shí)現方法，采用具有雜散抑制通道的新型DDS芯片AD9912，時(shí)鐘輸入采用外部低雜散高性能的PLL信號，增加外部環(huán)路濾波網(wǎng)絡(luò )，有效提高了輸出信號的質(zhì)量。通過(guò)對輸出信號的測試，驗證了該方案在輸出頻帶46.5~75 MHz內具有相位噪聲小、頻率值精準、頻率分辨率高等特點(diǎn)，滿(mǎn)足短波射頻通信對頻率的指標要求。 |
