|
項目背景 項目名稱(chēng)：認知無(wú)線(xiàn)電的頻譜檢測 項目背景：隨著(zhù)無(wú)線(xiàn)通信需求的不斷增長(cháng)，可用的頻譜資源越來(lái)越少，呈現日趨緊張的狀況;另一方面，人們發(fā)現全球授權頻段尤其是信號傳播特性較好的低頻段的頻譜利用率極低。認知無(wú)線(xiàn)電技術(shù)為解決頻譜利用率低的問(wèn)題提供了行之有效的方法。由于認知無(wú)線(xiàn)電在使用空閑頻段進(jìn)行通信的同時(shí)不斷地檢測授權用戶(hù)的出現，一旦檢測到授權用戶(hù)要使用該頻段，認知無(wú)線(xiàn)電用戶(hù)便自動(dòng)退出并轉移到其他空閑頻段繼續通信，確保在不干擾授權用戶(hù)的情況下，與他們進(jìn)行頻譜共享。這樣一來(lái)，在沒(méi)有增加新頻段的情況下提升了用戶(hù)量，且保證授權用戶(hù)和認知用戶(hù)通信的可靠性，大大提高了頻譜的使用效率。 項目?jì)热荩罕敬握n題主要研究認知無(wú)線(xiàn)電頻譜檢測的FPGA實(shí)現。目前最為常用的認知無(wú)線(xiàn)電頻譜檢測方法是能量檢測。我們將一路電視信號下變頻至基帶信號再進(jìn)入電路調理模塊對信號進(jìn)行50歐匹配，并對信號進(jìn)行放大，然后用寬帶A/D對信號進(jìn)行采樣，將采樣后的數字信號做8點(diǎn)FFT運算，再通入能量和累加電路，最后通過(guò)能量閾值判決電路，判斷頻帶的利用情況，從而找到頻譜空穴，為認知無(wú)線(xiàn)電的功能實(shí)現打下基礎。 項目難點(diǎn)：(1)高效低成本的FFT模塊的設計與實(shí)現。 (2)累加器和閾值判決電路模塊的設計與實(shí)現。 項目的開(kāi)發(fā)意義：認知無(wú)線(xiàn)電的顯著(zhù)特征是具有認知能力，認知功能包括頻譜感知，頻譜分析和頻譜判決。頻譜感知用于頻譜空穴檢測，是認知無(wú)線(xiàn)電系統實(shí)現的前提之一。 硬件開(kāi)發(fā)平臺：Spartan 3E Board 頻譜感知的背景知識 本次設計以四通道的電視信號為例進(jìn)行實(shí)現，在我國一路電視信號的傳輸需要8M的帶寬，那么傳輸四路電視信號需要32M的帶寬才能實(shí)現。 我們將該四路電視信號進(jìn)行復信號處理和頻譜搬移，使其生成I,Q兩路正交信號，其AD頻率采樣為32MHZ，為了檢測各個(gè)通道的頻譜利用情況，我們對復信號做FFT運算，其中x(0),x(1)包含在通道0當中，x(2)，x(3)包含在通道1當中，x(4)，x(5)包含在通道2當中，x(6)，x(7)包含在通道3當中，然后我們分別對其做能量求和并進(jìn)行實(shí)時(shí)監測，確定一閾值η，閾值判決電路對收到的信號跟閾值相比較，如果檢測到信號大于η，那么認為授權用戶(hù)正在使用該頻段;反之，則授權用戶(hù)沒(méi)有使用該頻段。 如圖所示為頻譜搬移的過(guò)程： 初步擬定硬件方案 (1)整體方案框圖 本次設計使用8點(diǎn)的FFT設計，因此我們需要3級基2點(diǎn)的FFT運算，共有4個(gè)旋轉因子需要存儲，依據項目難點(diǎn)我們主要對FFT模塊的設計進(jìn)行逐層細化： (2)一級FFT的系統框圖實(shí)現 該框圖為一級FFT的系統框圖，輸入數據A對應I信號的輸入，輸入數據B對應Q信號的輸入，然后對其做基2點(diǎn)的FFT運算。 (3)ROM的設計 本次設計為8點(diǎn)FFT運算，就需要4個(gè)旋轉因子，旋轉因子的實(shí)部和虛部都采用八位二進(jìn)制數來(lái)表示，因此使用一個(gè)寬度為16，深度為4的ROM存儲器存儲旋轉因子。 (4)蝶形運算單元的FPGA實(shí)現 依據蝶形運算公式： 我們得到蝶形運算單元框圖為： (5)乒乓結構的RAM示意圖 我們在FFT模塊中開(kāi)辟兩個(gè)RAM數據存儲區，以此組成典型的乒乓操作模式;在FFT第一級運算中，數據從RAM1經(jīng)蝶形運算單元計算存入RAM2，在第二次中則正好相反，以此類(lèi)推…….，下圖給出了乒乓結構的RAM示意圖。 (6)能量求和模塊 最終輸出信號為：y=x(n)*x(n)+x(n+1)*x(n+1); (7)累加電路模塊 我們將能量計算模塊計算出的能量值通入一個(gè)長(cháng)度為n的FIFO結構，每當FIFO結構中有一個(gè)數據量發(fā)生變化時(shí)，累加器都要進(jìn)行計算更新，這樣就做到了實(shí)時(shí)監測該通道的頻譜占用情況。在累加器當中，為了計算速度足夠的快，可以滿(mǎn)足實(shí)時(shí)性要求，我們往往設計為流水線(xiàn)結構。如下圖所示：以流水線(xiàn)結構實(shí)現的累加器 |
