|
引言 針對需要切換多個(gè)FPGA配置碼流的場(chǎng)合， Xilinx公司提出了一種名為System ACE的解決方案，它利用CF(Compact Flash)存儲卡來(lái)替代配置用PROM，用專(zhuān)門(mén)的ACE控制芯片完成CF卡的讀寫(xiě)，上位機軟件生成專(zhuān)用的ACE文件并下載到CF存儲卡中，上電后通過(guò)ACE控制芯片實(shí)現不同配置碼流間的切換[1]。 System ACE的解決方案需要購買(mǎi)CF存儲卡和專(zhuān)用的ACE控制芯片，增加了系統搭建成本和耗費了更多空間，而且該方案只能實(shí)現最多8個(gè)配置文件的切換，在面對更多個(gè)配置文件時(shí)，這種方案也無(wú)能為力。但若要開(kāi)發(fā)System ACE的替代方案，則需要選擇更合適的可反復編程存儲器，并且需要選用合適的傳輸協(xié)議接口來(lái)下載配置碼流。通過(guò)串口或并口來(lái)下載配置碼流速度太慢，不能滿(mǎn)足應用中快速下載的需要;通過(guò)USB接口來(lái)下載配置碼流則需要專(zhuān)門(mén)的控制芯片，增加了系統設計的成本[23]。 本文選用大容量NOR Flash存儲器來(lái)存儲配置碼流，并利用JTAG接口完成配置碼流下載的FPGA多配置解決方案。與System ACE方案相比，該方案不僅能快速完成多個(gè)配置碼流的下載，還具有更高的配置速度和更低的實(shí)現成本。 1 JTAG接口模塊的設計 為了將配置碼流寫(xiě)入Flash存儲器，上位機軟件通過(guò)JTAG下載線(xiàn)與JTAG接口模塊連接。JTAG接口模塊接收上位機軟件發(fā)送的JTAG信號，從中提取出JTAG指令及對應的數據，并產(chǎn)生針對Flash存儲器的擦除和燒寫(xiě)信號。由IEEE 1149.1-2001標準[4]以及NOR Flash存儲器先擦除后寫(xiě)入的特性，設計上位機軟件的具體執行流程如圖1所示。同時(shí)為了完成Flash存儲器的擦除和燒寫(xiě)，本文在軟件設計中規定了一系列的自定義JTAG指令，如圖1中括號內所示。本文規定一幀數據大小為4096比特。 圖1 上位機軟件燒寫(xiě)Flash存儲器流程 JTAG接口模塊通過(guò)外部引腳接收到JTAG信號后，為了完成JTAG指令及數據的提取，JTAG接口模塊中必需包含一個(gè)TAP(Test Access Port)控制器，TAP控制器是一個(gè)16狀態(tài)的狀態(tài)機，在TCK的上升沿通過(guò)TMS的變化可以控制狀態(tài)的轉移。在特定的狀態(tài)即可將JTAG指令及數據分別存入指令寄存器(IR?Instruction Register)和數據寄存器(DR?Data Register)中。JTAG接口模塊在接收到上位機軟件發(fā)送的指令后，相應的解釋如表1所列。 表1 JTAG指令解釋 2 Flash控制器和FPGA器件配置模塊設計 2.1 Flash控制器設計 燒寫(xiě)Flash存儲器和利用Flash存儲器配置FPGA器件時(shí)，都需要對Flash存儲器進(jìn)行操作，因此需要設計一個(gè)控制器模塊來(lái)專(zhuān)門(mén)產(chǎn)生Flash存儲器的控制指令[5]。Flash控制器要實(shí)現的功能是：響應輸入的擦除、寫(xiě)、讀命令，并根據命令產(chǎn)生相應的時(shí)序來(lái)實(shí)現對Flash的操作。 為了在一片Flash存儲器中存放多個(gè)配置文件，可以將Flash按照配置文件的大小分為多個(gè)區間。這樣，對于一個(gè)具體的配置文件，輸入指令的作用范圍應該在配置文件存放的區間內。因此，擦除某個(gè)配置文件時(shí)要選用塊擦除方式，而不是整片擦除方式。 為了及時(shí)的將一幀配置碼流寫(xiě)入Flash存儲器中，要求Flash存儲器的編程時(shí)間應該小于FPGM指令執行后的等待時(shí)間。根據Flash存儲器數據手冊上的參考數據計算后發(fā)現，使用普通的編程方式來(lái)燒寫(xiě)一幀配置碼流時(shí)間大于等待時(shí)間，而使用寫(xiě)緩沖的編程方式來(lái)燒寫(xiě)一幀配置碼流的時(shí)間要小于等待時(shí)間，因此必須選用寫(xiě)緩沖的編程方式來(lái)燒寫(xiě)Flash存儲器。 JTAG接口與Flash控制器間的命令和數據翻譯由反向兼容JTAG控制器中的燒寫(xiě)控制模塊完成。它會(huì )接收JTAG接口發(fā)送的擦除或寫(xiě)命令，經(jīng)過(guò)轉化后產(chǎn)生相應的Flash控制器必需的命令、地址和數據。由于一次寫(xiě)緩沖編程寫(xiě)入Flash存儲器的數據小于一幀配置碼流的大小，因此接收到寫(xiě)命令后，燒寫(xiě)控制模塊會(huì )配合寫(xiě)命令和對應的操作地址，將緩沖區中一幀配置碼流分多次送往Flash控制器。 2.2 FPGA器件配置模塊設計 Virtex系列FPGA器件的配置模式共有4種：串行主模式、串行從模式、并行從模式和邊界掃描模式，其中主模式使用內部振蕩器提供時(shí)鐘，從模式和邊界掃描模式使用器件外部提供的時(shí)鐘。在FPGA器件上電初始化后，配置模塊向FPGA發(fā)送配置碼流和配置時(shí)鐘來(lái)配置FPGA器件。因為配置速度越快FPGA器件工作前的等待時(shí)間就越短，所以本方案選擇速度最快的并行從模式[6]。圖2是并行從模式的時(shí)序圖，數據(DATA[7:0])必須滿(mǎn)足建立時(shí)間(Tsu)和保持時(shí)間(Th)的約束。FPGA器件配置模塊配置FPGA器件的步驟如下： �、� FPGA器件配置模塊檢測到INIT引腳信號變高，說(shuō)明FPGA器件的上電后自動(dòng)初始化已完成，配置模塊向Flash控制器發(fā)送讀命令; �、� 配置模塊收到Flash控制器返回的配置碼流后，在每個(gè)時(shí)鐘上升沿向FPGA器件發(fā)送一個(gè)8位配置碼流; �、� 配置模塊檢測到DONE引腳信號變高，說(shuō)明FPGA器件已配置完成，配置過(guò)程結束。 圖2 并行從模式時(shí)序圖 由于從向Flash控制器發(fā)送讀命令到Flash控制器返回配置碼流的時(shí)間大于一個(gè)周期，且返回數據的位寬大于并行從模式的數據位寬，因此必須先對配置碼流進(jìn)行位寬轉換。同時(shí)，為了保證CCLK的每個(gè)始終上升沿都有一個(gè)8位配置碼流發(fā)送出去，還必須對CCLK進(jìn)行合適的分頻。 3 方案的設計實(shí)現 本方案的所有控制邏輯設計用一片Xilinx Spartan II系列XC2S200型FPGA器件實(shí)現。采用Spansion公司的NOR Flash存儲器來(lái)存放配置文件，其型號為S29GL512N，容量為512 Mb。系統總體框圖如圖3所示。上位機軟件包括Flash燒寫(xiě)工具和串口工具。燒寫(xiě)配置文件時(shí)，Flash燒寫(xiě)工具通過(guò)JTAG下載線(xiàn)向控制FPGA傳輸JTAG指令及配置碼流，同時(shí)串口工具通過(guò)串口向控制FPGA發(fā)送配置文件地址，完成配置文件存放區間的切換;配置FPGA時(shí)，串口工具通過(guò)串口向控制FPGA發(fā)送配置文件地址及重配置信號，完成配置文件的切換。若實(shí)際應用中配置文件過(guò)多，還可組成Flash存儲器陣列來(lái)增加存儲深度。 圖3 系統總體框圖 3.1 設計的FPGA實(shí)現 控制FPGA實(shí)現的邏輯控制功能包括與上位機軟件iMPACT和串口工具通信、燒寫(xiě)Flash以及配置FPGA器件�；谀K化的設計思想將具體功能分解成多個(gè)模塊，如圖3所示，數據與地址通道上的下標為其通道寬度。各模塊作用如下： �、� RS232接口模塊接收來(lái)自串口工具的配置文件地址及重配置信號，配置文件地址譯碼后得到對Flash存儲器進(jìn)行各種操作時(shí)的起始地址，重配置信號則用來(lái)觸發(fā)FPGA配置文件的切換。 �、� JTAG模塊包括JTAG接口模塊、數據緩存模塊及燒寫(xiě)控制模塊。JTAG接口接收JTAG下載線(xiàn)上的JTAG指令和數據后，若為FERASE或FPGM指令則向燒寫(xiě)控制模塊發(fā)送擦除或燒寫(xiě)信號，若為FDATA0指令則接收TDI上的串行數據并存入數據緩存模塊中。數據緩存模塊利用片內BRAM來(lái)實(shí)現，可存放一幀配置碼流。燒寫(xiě)控制模塊接收到擦除信號后，產(chǎn)生擦除命令和操作地址并發(fā)往狀態(tài)選擇模塊;接收到燒寫(xiě)信號后，從數據緩存模塊讀取配置碼流，產(chǎn)生的寫(xiě)命令、操作地址發(fā)往狀態(tài)選擇模塊，操作數據則直接發(fā)往Flash控制器。 �、� FPGA配置模塊接收到來(lái)自RS232接口模塊的起始地址和重配置信號后，先向待配FPGA器件發(fā)送初始化信號，等待初始化完成后向狀態(tài)選擇模塊連續發(fā)送讀命令和操作地址，并利用從Flash控制器返回的配置碼流來(lái)配置FPGA器件。 �、� 狀態(tài)選擇模塊根據外部的燒寫(xiě)/配置信號選擇Flash控制器的輸入，從而決定控制FPGA目前處于燒寫(xiě)Flash存儲器狀態(tài)還是配置FPGA器件狀態(tài)。若為“0”，則輸入燒寫(xiě)控制模塊產(chǎn)生的命令和地址，控制FPGA處于燒寫(xiě)Flash存儲器狀態(tài);若為“1”，則輸入配置控制模塊產(chǎn)生的命令和地址，控制FPGA處于配置FPGA器件狀態(tài)。 Flash控制器響應這些輸入的命令、操作地址和數據，產(chǎn)生與命令相對應的Flash存儲器控制時(shí)序，并返回Flash存儲器的數據輸出。 3.2 性能實(shí)際測試 本方案處于編程模式時(shí)，系統能夠通過(guò)JTAG接口和串口與上位機軟件進(jìn)行正常的通信，在加載合適的配置文件后，可以完成Flash存儲器的擦除和燒寫(xiě)操作，實(shí)測燒寫(xiě)速度為160 Kb。需要燒寫(xiě)多個(gè)配置文件時(shí)，通過(guò)串口工具發(fā)送配置文件地址，即可對不同的Flash空間進(jìn)行操作。 處于配置模式時(shí)，以Virtex系列中XCV1000型FPGA為配置對象，其配置文件大小約為5.84 Mb，實(shí)測一次配置時(shí)間為60 ms，計算得知配置速度約為97 Mb/s，遠大于System ACE解決方案的30 Mb/s。如需切換不同的配置文件，從串口工具發(fā)送配置文件地址及重配置信號，即可實(shí)現多個(gè)配置文件的實(shí)時(shí)切換。 結語(yǔ) 本文分析了各種傳輸協(xié)議接口以及System ACE多配置解決方案的優(yōu)缺點(diǎn)，根據實(shí)際應用需求，提出了一種基于大容量NOR Flash并利用JTAG接口完成配置碼流下載的FPGA多配置系統解決方案。本系統采用Flash存儲器替代配置用PROM或CF卡，節省了硬件成本和空間，且理論上可以支持不限數量的配置文件切換，對FPGA的配置速度也達到了System ACE方案的3倍以上。 |
