|
6.7 片上邏輯分析儀(ChipScope Pro)使用技巧 在FPGA的調試階段，傳統的方法在設計FPGA的PCB板時(shí)，保留一定數量的FPGA管腳作為測試管腳。在調試的時(shí)候將要測試的信號引到測試管腳，用邏輯分析儀觀(guān)察內部信號。 這種方法存在很多弊端：一是邏輯分析儀價(jià)格高昂，每個(gè)公司擁有的數量有限，在研發(fā)期間往往供不應求，影響進(jìn)度;二是PCB布線(xiàn)后測試腳的數量就確定了，不能靈活地增加，當測試腳不夠用時(shí)會(huì )影響測試，測試管腳太多又影響PCB布局布線(xiàn)。 ChipScope Pro是ISE下一款功能強大的在線(xiàn)調試工具。面對這些問(wèn)題，ChipScope Pro都可以有效地解決。 6.7.1 ChipScope Pro概述 ChipScope Pro是針對Xilinx Virtex-II pro/ Virtex/ Virtex-II/ Virtex-EM/ Spartan-IIE/ Spartan-IIE 系列FPGA的在線(xiàn)片內信號分析工具。它的主要功能是通過(guò)JTAG口，在線(xiàn)實(shí)時(shí)讀取FPGA的內部信號。 ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam，根據用戶(hù)設定的觸發(fā)條件將信號實(shí)時(shí)地保存到這些BlockRam中，然后通過(guò)JTAG口傳送到計算機，最后在計算機屏幕上顯示出時(shí)序波形。ChipScope Pro應用的框圖如圖6.34所示。 圖6.34 ChipScope Pro應用框圖 其中ILA、ICON是為了使用ChipScope Pro觀(guān)察信號而插入的核。ChipScope Pro工作時(shí)一般需要用戶(hù)設計中實(shí)例化兩種核：一是集成邏輯分析儀核(ILA core，Integrate Logic Analyzer core)，該核主要用于提供觸發(fā)和捕獲的功能;二是集成控制核(ICON core，Integrated Contorller core)，負責ILA core和邊界掃描端口(JTAG)的通信。 一個(gè)ICON core可以連接1～15個(gè)ILA core。ChipScope Pro工作時(shí)，ILA core根據用戶(hù)設置的觸發(fā)條件捕獲數據，然后在ICON core控制下，通過(guò)邊界掃描端口上傳到計算機，最后用ChipScope Pro Analyzer顯示信號波形。 6.7.2 ChipScope Pro設計流程 ChipScope Pro工具箱中包含了3個(gè)工具：ChipScope Pro Core Generator、ChipScope Pro Core Inserter、ChipScope Pro Analyzer，使用ChipScope Pro在線(xiàn)調試工具的FPGA設計流程如圖6.35所示。 由上述流程可知，ChipScope Pro有兩種使用方法。 第一種是由ChipScope Pro Core Generator根據設定條件生成在線(xiàn)邏輯分析儀IP核，包括ICON core、ILA core、ILA/ATC core和IBA/OPB core等，之后設計人員在原HDL代碼中實(shí)例化這些核，然后進(jìn)行綜合、布局布線(xiàn)、下載配置文件，就可以利用ChipScope Pro Analyzer設定的觸發(fā)條件，觀(guān)察信號波形。 第二種是原代碼完成綜合后，由ChipScope Core Inserter工具插入ICON core和ILA core等核，它能自動(dòng)完成在設計網(wǎng)表中插入這些核的工作，而不用手動(dòng)在HDL代碼中實(shí)例化這些核，在實(shí)際中應用的比較多，也是推薦大家使用的方法。下面就重點(diǎn)介紹ChipScope Pro Core Inserter和ChipScope Pro Analyzer的使用，這里以ChipScope Pro 8.2i為例來(lái)介紹。 6.7.3 ChipScope Pro Core Inserter簡(jiǎn)介 ChipScope Pro Core Inserter的啟動(dòng)有兩種方式。 (1)直接在Windows環(huán)境下運行“開(kāi)始”/“程序”/“ChipScope Pro 8.2i”/“ChipScope Pro Core Inserter”命令。運行后即可得到ChipScope Pro Core Inserter的用戶(hù)界面，如圖6.36所示。 (2)可以通過(guò)新建資源的方法，如圖6.37所示。 新建ChipScope Pro Inserter資源后，系統自動(dòng)生成擴展名為cdc的文件。如圖6.38所示，雙擊擴展名為cdc的文件即可啟動(dòng)ChipScope Pro Inserter界面。需要注意的是，在雙擊擴展名為cdc的文件時(shí)，系統會(huì )先對該工程文件進(jìn)行綜合。綜合完成后才會(huì )啟動(dòng)ChipScope Pro Inserter。 圖6.36 ChipScope Pro Core Inserter用戶(hù)界面 圖6.37 新建ChipScope Pro Inserter資源對話(huà)框 圖6.38 新建ChipScope Pro Core Inserter資源后的界面 這里在綜合前必須先對綜合屬性進(jìn)行設置，如圖6.39所示，在綜合屬性對話(huà)框中對“synthesis options”/“keep Hierarchy”選項進(jìn)行設置。設置“keep Hierarchy”為“Yes”或“Soft”。 雙擊擴展名為cdc的文件，系統完成綜合后，會(huì )自動(dòng)啟動(dòng)ChipScope Pro Core Inserter。設計者通過(guò)ChipScope Pro Core Inserter對觸發(fā)單元個(gè)數、觸發(fā)寬度、觸發(fā)條件、存儲深度、采樣時(shí)刻等參數進(jìn)行設置。設置完畢后，在ISE下完成布局布線(xiàn)，下載配制文件，即可用ChipScope Pro Analyzer進(jìn)行觀(guān)測。 下面對ChipScope Pro Core Inserter的各項設置做詳細的說(shuō)明。 1.用戶(hù)界面 啟動(dòng)ChipScope Pro Core Inserter后，顯示如圖6.40所示的界面。在“Input Design Netlist”文本框中設置輸入設計網(wǎng)表的路徑。設置好后，“Output Design Netlist”和“Output Directory”會(huì )自動(dòng)生成，設計者也可自己指定。 圖6.40 ChipScope Pro Core Inserter用戶(hù)界面 如果是通過(guò)新建資源的方法啟動(dòng)ChipScope Pro Core Inserter，這幾項顯示為灰色，無(wú)需設計者設置，系統會(huì )自動(dòng)找到設計網(wǎng)表文件。在“Device Family”下拉列表中選取設計所用的FPGA后，就可單擊“Next”按扭，進(jìn)入“Select Integrated Controller Options”對話(huà)框，如圖6.41所示。 圖6.41 “Select Integrated Controller Options”對話(huà)框 2.“Select Integrated Controller Options”對話(huà)框設置 在如圖6.40所示的“Select Device Options”對話(huà)框中，可以指定是否禁止在JTAG時(shí)鐘上插入BUFG。如果選中此項，JTAG時(shí)鐘將使用普通布線(xiàn)資源，而不是全局時(shí)鐘布線(xiàn)。這樣會(huì )在JTAG時(shí)鐘線(xiàn)上產(chǎn)生較大的布線(xiàn)延時(shí)。因此在全局時(shí)鐘資源足夠用的情況下，應該盡量使JTAG時(shí)鐘使用BUFG資源。即使由于全局時(shí)鐘資源不夠而不得不禁用BUFG時(shí)，也最好附加相應約束，使延遲抖動(dòng)盡量小。推薦設計者在使用時(shí)不選此項。 單擊“Next”按鈕，進(jìn)入“Select Integrated Logic Analyzer Options”對話(huà)框，如圖6.42所示。 圖6.42 “Select Integrated Logic Analyzer Options”ILA對話(huà)框 3.“Select Integrated Logic Analyzer Options”對話(huà)框設置 如圖6.42所示，可以看到在“Select Integrated Logic Analyzer Options”ILA對話(huà)框下有3個(gè)選項卡，可對觸發(fā)參數、捕獲參數、網(wǎng)線(xiàn)連接進(jìn)行設置。 “Trigger Parameters”選項卡可對觸發(fā)端口數目，每個(gè)觸發(fā)端口的寬度、觸發(fā)條件判斷單元、觸發(fā)條件判斷單元的個(gè)數和類(lèi)型等進(jìn)行設置。 (1)觸發(fā)端口數目。 在設計中可以根據需要設置多個(gè)觸發(fā)端口，每個(gè)ILA Core最多可以有16個(gè)輸入觸發(fā)端口，每個(gè)觸發(fā)端口下又可設置多個(gè)觸發(fā)條件判斷單元，但各個(gè)觸發(fā)端口包含的觸發(fā)條件判斷單元數量之和不能大于16。 (2)觸發(fā)端口設置。 一個(gè)完整的觸發(fā)端口設置包括：觸發(fā)寬度、觸發(fā)條件判斷單元個(gè)數及類(lèi)型的設置。觸發(fā)寬度是指觸發(fā)端口包含信號線(xiàn)的個(gè)數。通過(guò)觸發(fā)條件判斷單元進(jìn)行判斷，當信號線(xiàn)上的信號滿(mǎn)足設定的條件時(shí)，ChipScope Pro就可將其捕獲并存儲在BlockRam中，用于在ChipScope Pro Analyzer中顯示波形。 對觸發(fā)條件可以設置個(gè)數和類(lèi)型。當有多個(gè)觸發(fā)條件時(shí)，可以將觸發(fā)條件設置為幾個(gè)觸發(fā)條件的邏輯組合。觸發(fā)條件判斷單元實(shí)際為比較器，其類(lèi)型可以有以下幾種，如表6.4所示。 表6.4 觸發(fā)條件判斷單元的類(lèi)型 類(lèi) 型數值類(lèi)型匹 配 功 能Bit/Slice說(shuō) 明 Basic0、1、X=、8用于一般信號比較，是一種節約資源的類(lèi)型 Basic(w/trans)0、1、X、R、F、B=、、transition detection4用于控制信號的比較，可以檢測跳變的發(fā)生 Extend0、1、X=、、>、>=、、>、>=、、>、>=、、>、>=、 圖6.43 “Capture Parameters”選項卡設置 所謂存儲深度，是指在滿(mǎn)足觸發(fā)條件后，要存儲多少數據，用于最終的波形顯示。ChipScope Pro可能的最大存儲深度為16384，最大數據位寬為256bit。實(shí)際的數據存儲深度和位數由FPGA內部剩余的BlockRam的數量決定。 對于“Data Same As Trigger”選項，有時(shí)要觀(guān)測的信號就是設置的觸發(fā)條件中的信號，此時(shí)選中此項即可。有時(shí)設定了觸發(fā)條件后，想觀(guān)察別的數據信號，這時(shí)可以不選中此項，數據與觸發(fā)信號完全獨立。 “Net Connections”選項卡可以設置觸發(fā)端口信號線(xiàn)與要觀(guān)測的信號的連接，要觀(guān)測哪些信號，就將這些信號與端口的信號線(xiàn)連接即可，如圖6.44所示。 圖6.44 “Net Connections”選項卡設置 設置的連接信號可以分為3類(lèi)：時(shí)鐘信號(CLOCK PORT)、觸發(fā)端口信號(TRIGGER PORTS)和數據信號(DATA PORT)。單擊“Modify Connections”按鈕會(huì )出現如圖6.40所示對話(huà)框。 圖6.45 網(wǎng)線(xiàn)連接對話(huà)框 設置完所有信號后，端口名字會(huì )變?yōu)楹谏�，否則為紅色。設置完上述各項后，單擊“Inserter”按鈕，邏輯分析儀的網(wǎng)表就插入到原來(lái)的設計網(wǎng)表當中。之后在ISE下完成布局布線(xiàn)并下載后，就可以用ChipScope Pro Analyzer進(jìn)行觀(guān)測了。 6.7.4 ChipScope Pro Analyzer簡(jiǎn)介 將邏輯分析的核插入設計當中后，就可以運行ChipScope Pro Analyzer進(jìn)行觀(guān)測了，ChipScope Pro Analyzer的啟動(dòng)方式有兩種。 (1)直接運行“開(kāi)始”/“程序”/“ChipScope Pro 8.2i”/“ChipScope Pro Analyzer”。 (2)在ISE下啟動(dòng)。 如圖6.46所示，雙擊“Analyze Design Using ChipScope”即可啟動(dòng)，ChipScope Pro Analyzer界面如圖6.47所示。 圖6.46 從ISE中直接啟動(dòng)ChipScope Pro Analyzer 圖6.47 ChipScope Pro Analyzer用戶(hù)界面 ChipScope Pro Analyzer使用步驟如下。 1.單擊 圖標，打開(kāi)JTAG并口連接電纜 在此之前要保證已將JTAG與器件連接好，如果連接無(wú)誤，會(huì )出現如圖6.48所示的對話(huà)框。 對話(huà)框中會(huì )顯示JTAG連接的FPGA類(lèi)型和所用的配置器件類(lèi)型，這里使用的FPGA為Spartan 3系列，配置器件選用的是XCF02S。 圖6.48 JTAG正常連接后提示 2.下載配置文件 在ISE下完布局布線(xiàn)后，生成配置文件*.bit文件。注意：ChipScope Pro采用JTAG方式觀(guān)測FPGA內部信號，這就要求在生成下載文件時(shí)。在“Generate Programming File”的屬性對話(huà)框(如圖6.49所示)中設置“Startup Options”/“FPGA Start-Up Clock”為JTAG Clock，否則ChipScope Pro將無(wú)法正確配置器件。 下載配置文件時(shí)，選擇“Device”/“DEV1”/“Configure”選項，如圖6.50所示。單擊后會(huì )出現如圖6.51所示的對話(huà)框，選擇要下載的*.bit文件，對FPGA進(jìn)行配置。 圖6.50 配置FPGA 圖6.51 選擇配置文件對話(huà)框 3.設置觸發(fā)條件 成功完成對FPGA的配置后，會(huì )出現如圖6.52所示界面。 圖6.52 成功完成配置后用戶(hù)界面 如圖6.52所示，ChipScope Pro Analyzer的界面由兩部分組成。 左邊一欄為工程視窗和信號列表。工程視窗的下拉列表中有“Trigger Setup”、“Waveform”選項。雙擊后，就會(huì )有相應的視窗在右邊顯示。信號列表中列出了所有信號，在這里可以增加或刪除視圖中的信號，對信號重命名，也可以將信號組合為總線(xiàn)以便于觀(guān)察。 右邊一欄主要有兩個(gè)視窗：一個(gè)為“Trigger Setup”，用于設置觸發(fā)條件;一個(gè)為“Waveform”用于觀(guān)察波形。設置觸發(fā)條件包括設置觸發(fā)條件函數(Match)、觸發(fā)條件(Trig)和捕獲參數(Capture)，下面分別介紹。 (1)“Match”選項卡。 主要完成觸發(fā)條件函數的設置。所謂觸發(fā)條件函數是與表6.4中的匹配功能相對應的。要設置數值大小和函數，即選擇：=、、>、>=、 圖6.53 “Match”選項卡設置對話(huà)框 (2)“Trig”選項卡。 主要用于設置觸發(fā)條件。在“Match”下設置了觸發(fā)所需要滿(mǎn)足的條件。當有多個(gè)條件時(shí)這里可以設置是讓哪一個(gè)條件起作用，也可以將條件設置為幾個(gè)條件的邏輯組合�；蛘呤菍讉�(gè)條件設置為“條件鏈”，即當依次滿(mǎn)足條件鏈設置的各個(gè)條件后，才可以捕獲數據，如圖6.54所示。 圖6.54 “Trig”選項卡設置對話(huà)框 如圖6.54所示，單擊“Trigger Condition Equation”下的選項，會(huì )彈出如圖6.55所示的對話(huà)框。在對話(huà)框中，有兩個(gè)選項卡。在“Boolean”選項卡下，可以設置哪一個(gè)條件起作用，也可將條件設置為幾個(gè)條件的邏輯組合;在“Sequencer”選項卡下，可以設置條件鏈，如圖6.55所示。當依次滿(mǎn)足條件鏈下的幾個(gè)條件后，就被觸發(fā)。 圖6.55 “Sequencer”選項卡設置對話(huà)框 4.觀(guān)測波形 觸發(fā)條件設置好后，單擊左上角的 按鈕開(kāi)始執行。當滿(mǎn)足觸發(fā)條后，ChipScope Pro開(kāi)始采集數據，采集到一定數目后(該數目取決于存儲深度)，就可以觀(guān)察波形了。如圖6.56為ChipScope Pro顯示波形的效果圖。 在波形顯示窗口下可對波形進(jìn)行放大 和縮小 ，也可以進(jìn)行局部放縮 。當要觀(guān)察總 圖6.56 ChipScope Pro波形顯示效果圖 線(xiàn)數據時(shí)，可以先選中所有總線(xiàn)數據，然后單擊右鍵，選擇“Add to Bus”/“New Bus”即可，如圖6.57所示。 圖6.57 組合總線(xiàn)數據 添加成功后，就可以在新生成的bus下看到總線(xiàn)數據。如圖6.58所示，圖中DataPort為新生成的總線(xiàn)，設計者可以根據需要修改總線(xiàn)的名稱(chēng)。 圖6.58 總線(xiàn)數據生成結果 6.7.5 小結 本節對在線(xiàn)邏輯分析工具ChipScope Pro作了詳細介紹。通過(guò)本節的學(xué)習，讀者應該掌握ChipScope Pro的設計流程以及使用方法。 ChipScope Pro本身的功能很強大，在調試階段應用很廣泛。它可以觀(guān)察FPGA內部的任何信號，使用也比較簡(jiǎn)單，希望讀者能夠很好地掌握。 為了讓讀者能夠盡快地熟悉這一工具的使用，在6.8節給出一個(gè)簡(jiǎn)單的實(shí)例，分別應用兩種設計流程來(lái)完成，讀者可參照這一例程來(lái)進(jìn)一步熟悉ChipScope Pro的使用。 |
