|
摘要：本文對數字中頻信號處理技術(shù)進(jìn)行了研究，采用軟件無(wú)線(xiàn)電的設計思想和解決方案，提出了一種基于“AD+FPGA”的中頻信號處理技術(shù)，在頻譜分析儀及信號分析儀等接收機中應用廣泛。 引言 隨著(zhù)數字技術(shù)的發(fā)展，接收機的設計越來(lái)越多地采用軟件無(wú)線(xiàn)電(software radio)的思想，以開(kāi)放性、可擴展、結構精簡(jiǎn)的硬件為通用平臺，把盡量多的功能用可重構、可升級的構件化軟件來(lái)實(shí)現。從實(shí)際設計來(lái)說(shuō)，射頻模塊盡量簡(jiǎn)化，將信號通過(guò)ADC轉換為數字信號進(jìn)行處理，提高接收機的穩定性、通用性并降低實(shí)現成本。在接收機中，最常用的是頻譜分析和信號分析功能，本文以現場(chǎng)可編程邏輯器件(FPGA)為設計基礎，簡(jiǎn)述頻譜分析和信號分析的中頻處理。 1 方案 輸入的射頻信號經(jīng)過(guò)變頻模塊生成153.6MHz的中頻信號，通過(guò)ADC進(jìn)行122.88MHz頻率采樣，數字信號送入FPGA進(jìn)行數字下變頻(DDC)、CIC抽取、RBW濾波、求模、視頻濾波、檢波后存入RAM后送CPU進(jìn)行頻譜分析;經(jīng)過(guò)DDC、半帶濾波及CIC后存入DDR2后送CPU進(jìn)行信號分析，包括矢量信號解調，GSM、TD-SCDMA、WCDMA、TD-LTE及FDD-LTE分析等通信制式的非信令解調。具體中頻處理框圖如圖1所示。 2 具體實(shí)現 2.1 模數轉換(AD) ADC是整個(gè)中頻處理的關(guān)鍵部分，它直接關(guān)系到整個(gè)接收機的性能指標，其選用主要參考二個(gè)指示，即信噪比和采樣頻率。由于信噪比與ADC的有效位數有直接關(guān)系：SNR=(6.02N+1.76)dB，其中N為ADC的位數，所以盡量選用高位數ADC;同時(shí)，由于中頻的寬帶化需求，需要高采樣時(shí)鐘的ADC，如要滿(mǎn)足40MHz的分析帶寬，理論上要求采樣時(shí)鐘大于80MHz，本設計的采樣時(shí)鐘為122.88MHz。綜合兩方面考慮，ADC我們選用了LINERA公司的LTM9001。 2.2 數字下變頻 數字下變頻(DDC)是數字接收機中的關(guān)鍵技術(shù)，廣泛應用于雷達、聲納和無(wú)線(xiàn)電接收機中，主要將中頻信號混頻到基帶，便于后續處理。它跟模擬下變頻類(lèi)似，包括數字混頻器、數字控制振蕩器及數字低通濾波器三部分，基本結構圖見(jiàn)圖2所示。 在本設計中，由于fo=153.6MHz，fs=122.88MHz，滿(mǎn)足fo/ fs =(2n+1)/4，NCO輸出為cos(0)、cos(π/2)、cos(π)、cos(3π/4)，即1，0，-1，0等幾個(gè)特殊值，實(shí)現了免混頻，用簡(jiǎn)單的組合邏輯和取反電路就能實(shí)現，具體方法為：先將輸入信號每隔2 個(gè)取2 補碼，形成一個(gè)新的數據流;再將新數據流每隔一個(gè)置0，所得輸出就是混頻后的信號。 2.3 CIC抽取濾波 在數據處理系統中，經(jīng)常需要將信號的采樣率降低以便其后進(jìn)行數字處理或存儲，接收機最常用的是CIC抽取濾波或半帶抽取濾波。CIC濾波器是級聯(lián)積分梳狀濾波器(Cascaded Integrator-Comb Filter)的簡(jiǎn)稱(chēng)，其基本構成單元是積分器和梳狀濾波器。經(jīng)過(guò)若干級級聯(lián)后可實(shí)現采樣率整數倍的抽取和內插，在接收機的設計中，主要采用CIC進(jìn)行抽取。抽取濾波器可以實(shí)現降低取樣速率并能使通帶混疊或誤差依據在要求的范圍之內。積分器和梳狀濾波器的原理圖如圖3所示。 在濾波器的實(shí)現時(shí)，CIC將只有加法而沒(méi)有乘法，有效地節省了硬件資源。其FPGA實(shí)現框圖及其控制時(shí)序圖如下，只需通過(guò)改變抽取率R值，就可以實(shí)現大范圍整數倍抽取。 2.4 RBW 信號經(jīng)CIC濾波器抽取后降低了率采樣速率，但頻譜分析儀需要實(shí)現從1Hz～3MHz的分辨率帶寬，此時(shí)，為了得到更高質(zhì)量的頻譜波形，需要添加高斯FIR濾波，這里RBW大于等于1kHz時(shí)選擇了25級、22 bit濾波器系數，RBW小于1kHz時(shí)選擇了1024級，22 bit濾波器系數，滿(mǎn)足帶外衰減優(yōu)于100 dB。 2.5 半帶濾波抽取 半帶濾波器(Half-Band Filter)在多速率信號處理中有著(zhù)特別重要的位置，半帶FIR濾波器系數對稱(chēng)、約一半的系數為零，可節約FPGA的MAC資源，是一種高效的數字濾波器。因此這種濾波器特別適合實(shí)現 (即2的冪次方倍)的抽取或內插，而且計算效率高，實(shí)時(shí)性強。 圖5采用半帶抽取方式實(shí)現降低信號采樣速率的要求。假設有N級半帶濾波器實(shí)現抽取，FS0是輸入采樣速率，FSN是第N級半帶濾波器的輸入采樣速率，則FSN= FS0/2N，且信號經(jīng)過(guò)每一級半帶濾波器抽取后，帶寬變?yōu)樵瓉?lái)的一半。半帶濾波和CIC抽取濾波結合降低信號的采樣率，實(shí)現大跨度碼元速率信號的處理。 2.6 求模 數字中頻信號經(jīng)下變頻分解為正交的I和Q路，經(jīng)濾波處理過(guò)后，信號序列的每一點(diǎn)分別對應I路和Q路的兩個(gè)值a和b。 就是信號序列每一點(diǎn)的幅度值。由于采用了硬件方式實(shí)現幅度運算，會(huì )消耗大量的硬件資源。在這里，采用一種新的逼近算法，采用寄存器結構即可實(shí)現，首先對數據a和b分別移位處理得到絕對值，然后計算 ， ;按照下面的框圖遞推計算a (n)并逼近真值，增加循環(huán)次數可提高數值精度。當遞歸次數n等于6時(shí)，可得到精確的幅度值，誤差為0.02dB。 2.7 視頻濾波 視頻濾波器在求模值之后，是一種低通濾波器，用以平均噪聲起伏，平滑顯示結果。一個(gè)較窄的視頻濾波器相當于一個(gè)平均電路，雖然它不能改變靈敏度，但能減小噪聲對被觀(guān)測信號的影響。在缺省情況下，一般設置為與分辨率相等，但在測量脈沖信號或隨機信號時(shí)，適當加大或減小視頻濾波帶寬可以更準確地觀(guān)察信號。該設計采用一階滯后濾波法來(lái)實(shí)現視頻濾波。 一階滯后濾波法首先選擇一個(gè)常數a=0~1，計算方式為：本次濾波結果=(1-a)*本次采樣值+a*上次濾波結果。它可以對周期性干擾具有良好的抑制作用，適用于波動(dòng)頻率較高的場(chǎng)合，缺點(diǎn)就是靈敏度偏低。 2.8 檢波 數字系統有一個(gè)固有的問(wèn)題，就是無(wú)論顯示使用多少個(gè)數據點(diǎn)，每個(gè)點(diǎn)都代表一定的頻率間隔和一定時(shí)間間隔內的數值，這個(gè)間隔稱(chēng)為進(jìn)程(Bucket)。檢波方式就是對每個(gè)進(jìn)程所包含的子進(jìn)程數據進(jìn)行不同方式選取，使每個(gè)進(jìn)程得到一個(gè)檢波數據輸出并顯示在屏幕上。頻譜儀常用檢波方式主要有取樣值、最大值、最小值、有效值及平均值檢波等方式，其檢波方式如圖7所示。 2.9 存儲 在頻譜分析應用中，由于數據量較少，存儲介質(zhì)采用FPGA內部的RAM(XC5VSX35T內部RAM空間3Mb左右)即可，但在數據分析過(guò)程中，經(jīng)常需要采集大數據量的信號數據，例如在TD-LTE信號分析中，經(jīng)常需要用61.44MHz采樣時(shí)鐘采集10ms的IQ兩路各16位數據，數據量約為18Mb，TD-LTE-A信號分析，所以采用了基于FPGA的DDR2 SDRAM存儲方案，如MT47H128M16存儲容量為2GB。在設計時(shí)必須考慮正確的布線(xiàn)阻抗、傳播延遲以及信號完整性等因素，通過(guò)FPGA內的MIG等實(shí)現對DDR2的控制，根據需要選擇控制命令組合，完成簡(jiǎn)單可靠的數據存儲。 3 結果 輸入信號經(jīng)過(guò)上述流程處理經(jīng)CPU計算顯示后，可以實(shí)現頻譜分析及矢量信號、通信制式信號解調等眾多功能，其典型測量應用示例見(jiàn)圖8。 4 結論 本中頻信號處理采用了軟件無(wú)線(xiàn)電的設計理念，硬件結構簡(jiǎn)單，主要的數據處理都采用軟件模塊重構思路，應用靈活，能完成大跨度碼元速率信號的頻譜，解調等分析，只要不大于分析帶寬的信號就能夠實(shí)現處理并通過(guò)存儲計算的方式得到分析，完全滿(mǎn)足設計需要，在接收機領(lǐng)域應用廣泛，采用該設計的接收機已經(jīng)投放市場(chǎng)并得到了市場(chǎng)檢驗。 參考文獻： [1] 楊小牛，樓才義，徐建良.軟件無(wú)線(xiàn)電技術(shù)及應用[M].北京：北京理工大學(xué)出版社，2010 [2] 丁玉華，高西全. 數字信號處理[M].西安：西安電子科技大學(xué)出版社，2000 [3] 陳爽. 高性能頻譜分析儀中頻信號處理技術(shù)研究[J].合肥工業(yè)大學(xué)，2007 [4] 張黎明. 高性能數字接收機FPGA設計[J].電子產(chǎn)品世界：2013.5：40-42 [5] 陳旻,劉平.頻譜分析儀檢波方式的分析與研究[J].現代電子技術(shù)：2010.1(312)：97-102 |
