|
摘要：本文討論即將來(lái)臨的3.3V控制器局域網(wǎng) (CAN) 收發(fā)器在工業(yè)領(lǐng)域的應用，敬請關(guān)注。 過(guò)去5年間，速度在1GSPS以上的高速ADC技術(shù)的采樣率和性能不斷提升，全新器件能夠實(shí)現RF頻譜的直接采樣。這些全新的模數轉換器 (ADC) 能夠在保持出色噪聲和線(xiàn)性的同時(shí)，在3GHz或更高的頻率上，以大于1GHz的帶寬對信號進(jìn)行采樣。更高的采樣率是實(shí)現這個(gè)功能的關(guān)鍵所在，更快速的采樣率可以大大減少寬帶寬RF數字化儀的尺寸和功率。 可以考慮一下，一個(gè)12位4 GSPS ADC，比如ADC12J4000，是如何能夠直接在RF上采樣1GHz帶寬的信號。它的3.3GHz輸入帶寬可實(shí)現在第二那奎斯特區域的信號采樣。為了防止其它目標數字頻帶外的信號干擾數字化信號，需要一個(gè)抗混疊濾波器來(lái)減少其它那奎斯特區域內的帶外信號混疊進(jìn)入目標信號。 為了將已采樣信號放置在第二那奎斯特區域的中央，并且在最接近的1.5GHz混疊頻率上使用一個(gè)具有60dB抑制性能的濾波器，我們需要一個(gè)3:1的整形因數。相對來(lái)說(shuō)，雖然理論上可以使用處于第三那奎斯特區域中央的較低采樣率，比如2.5GSPS，所需的抗混疊濾波器的采樣因數將為1.5:1(整形因數越低，實(shí)現起來(lái)就越困難)。具有更高采樣率的較寬松濾波器要求可以通過(guò)減少所需的諧振器或偶極子的數量來(lái)大大減少濾波器的系統尺寸、重量和成本。 在很多諸如信號智能、電子對抗和衛星通信的應用中，需要將微波或更高頻帶內10GHz或以上的頻率范圍數字化。通常情況下，這由GSPS ADC將信號下變頻至2~4GHz以實(shí)現其數字化來(lái)完成。每條信號鏈都需要單獨的放大器、混頻器、合成器、濾波器和ADC。 ADC的采樣率越高，需要的信號鏈就越少。例如，假定帶寬占用達到70%，一個(gè)2.5 GSPS ADC需要12個(gè)單獨的下變頻級，而4 GSPS ADC只需要7個(gè)。這直接使數字化儀的尺寸、功率和重量減少了42%。 更快速的采樣率還提升了較窄帶寬系統的性能、功率和密度。如圖1中，一個(gè)100MHz的信號位于3GHz頻帶中央的1.5GHz頻帶內，由采樣率為4 GSPS ADC進(jìn)行采樣。采樣后，ADC內的集成數字下變頻轉換器可被用來(lái)隔離目標信號，并且過(guò)濾掉所有目標信號以外的有害噪聲和干擾能量。 然后可以將采樣率減少32倍，達到125MSPS復采樣，剛好能夠支持所需的信號帶寬。與通過(guò)取采樣數量的平方根值，用更多的采樣提升信噪比 (SNR) 的方法相類(lèi)似，已抽取的數據比ADC SNR高，高出的值為ADC與輸出采樣率之間比率的常用對數的10倍。借助較低的輸出采樣率，ADC12J4000的靈活JESD204B接口能夠只通過(guò)一條串化器/解串器 (SERDES) 信道輸出信號，從而可以使大量的ADC 被連接至單個(gè)FPGA，并且每個(gè)ADC的接口功率更低。 對于寬頻帶RF數字化儀的設計人員來(lái)說(shuō)，采樣率的確是越快越好。 |
