|
隨著(zhù)人們對通信方式和手段的需求呈指數式增長(cháng)，方便而經(jīng)濟高效地修改無(wú)線(xiàn)電設備也隨之成為一項重要的業(yè)務(wù)。在這樣的背景下，軟件定義無(wú)線(xiàn)電技術(shù)最近得到了廣泛的部署，因為這項技術(shù)推動(dòng)通信向著(zhù)靈活、高性?xún)r(jià)比、功能更強大的方向發(fā)展。SDR系統的目的是在軟件和可重復編程邏輯中部署盡可能多的調制/解調和數據處理算法，以便通信系統能夠僅通過(guò)更新軟件和可重復編程邏輯而輕松進(jìn)行再配置，并且無(wú)需更改硬件平臺。 隨著(zhù)片上系統 (SoC) 的出現（比如集CPU的靈活性與FPGA的處理能力于一體的Xilinx Zynq All Programmable SoC），設計人員終于能夠將SDR系統的數據處理功能和其它處理任務(wù)納入單個(gè)器件中。數據調制/解調算法等處理密集型任務(wù)分流至器件的可編程邏輯，而數據解碼和渲染、系統監控和診斷以及用戶(hù)界面等任務(wù)延緩至處理單元進(jìn)行。 同時(shí)，無(wú)線(xiàn)系統的原型制作數十年來(lái)一直是個(gè)爭論不休的話(huà)題，而最近幾年才剛出現針對FPGA的完整設計流程 — 從模型創(chuàng )建到完整實(shí)施 — 這要歸功于像MathWorks的MATLAB和Simulink等建模和仿真工具的革命。無(wú)線(xiàn)系統的原型制作正在改變工程師和科學(xué)家工作的方式，它將設計任務(wù)從實(shí)驗室和現場(chǎng)帶到了桌面上�，F在，工程師可以對整個(gè)無(wú)線(xiàn)系統（比如SDR系統）進(jìn)行建模，從而可觀(guān)察系統的表現，并在現場(chǎng)實(shí)際實(shí)施之前進(jìn)行調節。這樣做有很多好處，比如加快系統集成、減少對設備的依賴(lài)。此外，完成SDR系統的Simulink模型之后，C語(yǔ)言代碼和HDL代碼可自動(dòng)生成，然后部署到Zynq SoC上，從而節省時(shí)間并避免手動(dòng)編碼錯誤。將系統模型鏈接到快速原型制作環(huán)境可進(jìn)一步降低風(fēng)險，因為后者允許SDR系統在實(shí)際條件下運作。 用于SDR的Zynq 當需要執行數據處理、通信和用戶(hù)界面等具有不同處理帶寬要求和實(shí)時(shí)限制的任務(wù)組合時(shí)，需要用到高級SDR系統。為了實(shí)現這樣的系統，所選的硬件平臺必須魯棒且可擴展，同時(shí)還需為將來(lái)的系統改進(jìn)和擴張創(chuàng )造條件。Xilinx Zynq-7000 All Programmable SoC滿(mǎn)足這些要求，提供高性能處理系統以及可編程邏輯，如圖1所示3�？删幊踢壿嬇渖咸幚硐到y便具有了出色的并行處理能力、實(shí)時(shí)性能、快速計算能力以及連接的多樣性。 圖1. Xilinx Zynq SoC功能框圖 Zynq SoC的處理系統包括一個(gè)雙核ARM Cortex-A9處理器和一個(gè)NEON協(xié)處理器，以及多個(gè)用于加速軟件執行的浮點(diǎn)擴展單元。為了完全發(fā)揮系統的能力，可以在雙核ARM處理器上采用嵌入式Linux或實(shí)時(shí)操作系統。該處理器是自足的，可在不配置可編程邏輯的情況下使用，這點(diǎn)對于軟件開(kāi)發(fā)人員來(lái)說(shuō)很重要，他們可以與設計FPGA結構的硬件開(kāi)發(fā)人員同時(shí)進(jìn)行代碼的開(kāi)發(fā)工作。 在可編程邏輯方面，該器件擁有多達444,000個(gè)邏輯單元和2,200個(gè)DSP Slice，可提供巨大的處理帶寬，允許Zynq設備應對各種充滿(mǎn)挑戰的信號處理應用。5個(gè)高吞吐速率的AMBA-4 AXI高速互連將可編程邏輯緊密地耦合到處理系統，提供相當于3,000以上引腳的有效帶寬4。 用于SDR的AD9361捷變寬帶RF收發(fā)器 近年來(lái)，ADI公司將革命性的SDR產(chǎn)品推向了市場(chǎng)，以支持不斷變化的SDR要求和系統架構。在這方面，ADI最重要的產(chǎn)品包括AD9361/AD9364集成式RF捷變收發(fā)器。AD9361 (2 × 2)5和AD9364 (1 × 1)6是用于SDR架構的高性能、高度集成的RF收發(fā)器IC，適合無(wú)線(xiàn)通信基礎設施、防務(wù)電子系統、RF測試設備和儀器，以及通用軟件定義無(wú)線(xiàn)電平臺等應用。這些器件集RF前端與靈活的混合信號基帶部分為一體，集成頻率合成器，為處理器或FPGA提供可配置數字接口，從而簡(jiǎn)化設計導入。這些芯片工作頻率范圍為70 MHz至6 GHz，涵蓋大部分特許執照和免執照頻段，通過(guò)對AD9361和AD9364器件編程可改變采樣速率、數字濾波器和抽取參數，使該芯片支持的通道帶寬范圍為低于200 kHz至56 MHz。圖2顯示了AD9361器件的功能框圖。 圖2. AD9361功能框圖 為了幫助客戶(hù)縮短產(chǎn)品上市時(shí)間并減輕整體開(kāi)發(fā)負擔，ADI公司更進(jìn)一步，提供的SDR解決方案可用于具有無(wú)縫FPGA連接能力的完整生態(tài)系統中，為完整的無(wú)線(xiàn)電系統設計提供快速原型制作和開(kāi)發(fā)環(huán)境。AD-FMCOMMSx-EBZ快速開(kāi)發(fā)和原型制作板屬于高速模擬FMC模塊，集成AD9361或AD9364捷變RF收發(fā)器IC或分立式信號鏈，可無(wú)縫連接X(jué)ilinx FPGA開(kāi)發(fā)平臺生態(tài)系統。這些板可完全通過(guò)軟件定制，無(wú)需更改任何硬件，提供可供下載的Linux驅動(dòng)程序和裸機軟件驅動(dòng)程序、原理圖、電路板布局文件和有助于設計的參考材料，可前往ADI的Wiki知識庫獲取。表1總結了不同FMCOMMSx平臺的產(chǎn)品特性。 表1. FMCOMMSx平臺 Zynq SDR快速原型制作平臺 參考設計 ADI公司與FMCOMMSx平臺一同提供完整的Vivado框架，采用Linux和裸機軟件基礎架構，可同時(shí)用于原型制作以及最終生產(chǎn)系統中。圖3顯示了ADI支持FMCOMMSx板的Zynq基礎架構。 圖3. ADI HDL和軟件基礎架構 該高級框圖說(shuō)明了ADI參考設計在Xilinx Zynq SoC上是如何劃分的。一路HDMI輸出用于在監視器上顯示Linux界面，鼠標和鍵盤(pán)可通過(guò)USB 2.0端口連接到系統。ARM Cortex A9處理系統運行ADI公司提供的Ubuntu Linux，其中包括：與ADI公司FMCOMMS硬件接口所需的Linux IIO驅動(dòng)程序，用于監測和控制的IIO Oscilloscope（示波器）用戶(hù)空間應用程序，支持實(shí)時(shí)數據采集和通過(guò)TCP控制系統的libiio服務(wù)器，在遠程計算機上運行的客戶(hù)端，以及整合嵌入式編碼器所生成C語(yǔ)言代碼的可選用戶(hù)應用程序，可用于控制器的Simulink模型。 軟件基礎架構 所有ADI Linux驅動(dòng)程序均基于Linux工業(yè)I/O (IIO) 子系統，現已包含在所有主流Linux內核中。IIO Scope是ADI公司開(kāi)發(fā)的一款開(kāi)源Linux應用程序，運行在Xilinx Zynq中的雙核ARM Cortex-A9的內核上，能夠顯示連接到Xilinx Zynq平臺的ADI FMC卡所獲取的實(shí)時(shí)數據。這些數據可以在時(shí)域中、頻域中或以星座圖的形式顯示。支持以不同的常用文件格式（如逗號分隔值或.mat MATLAB數據文件等）保存所捕獲的數據以供進(jìn)一步分析。IIO Scope提供一個(gè)圖形用戶(hù)界面，用于更改或讀取ADI FMC卡的配置。libiio服務(wù)器支持實(shí)時(shí)數據采集、通過(guò)傳輸控制協(xié)議 (TCP) 控制系統以及運行于遠程計算機上的客戶(hù)端。服務(wù)器運行于Linux下的嵌入式目標上，通過(guò)TCP管理目標與遠程客戶(hù)端之間的實(shí)時(shí)數據交換。此庫抽取了硬件的低級詳情，提供簡(jiǎn)單但完整的編程接口，可用于高級項目。它的模塊化架構、設計良好的API以及內置的網(wǎng)絡(luò )功能允許用戶(hù)創(chuàng )建應用，而這些應用不僅能運行在IIO設備已連接的系統中，還能運行在通過(guò)網(wǎng)絡(luò )遠程連接的系統中。它首先針對Linux，不過(guò)現在也能通過(guò)庫的遠程后端支持Windows。它以C語(yǔ)言寫(xiě)成，并授權給LGPL，結合了C#、Python和MATLAB的特點(diǎn)。MathWorks IIO客戶(hù)端可以作為系統對象集成到MATLAB和Simulink原生應用程序中。它設計用來(lái)配合連接FPGA/SoC平臺（運行ADI Linux發(fā)布版）的以太網(wǎng)進(jìn)行數據交換，可讓MATLAB或Simulink模型執行下列功能： ·發(fā)送數據流至目標，并從目標接收數據流 ·控制目標的設置 ·監控不同的目標參數 MATLAB和Simulink均提供IIO系統對象，具體取決于用戶(hù)從MATLAB腳本中對其進(jìn)行調用，還是將其整合至MATLAB系統模塊中。ADI提供針對FMCOMMS平臺的Linux軟件和HDL基礎架構，配合MathWorks和Xilinx提供的工具后，便是進(jìn)行SDR應用原型制作的絕佳環(huán)境，并且它還包含可隨時(shí)投入生產(chǎn)的組件，這些組件可以集成至SDR系統 — 有助于縮短從概念到生產(chǎn)所需的時(shí)間并降低成本。 為了幫助客戶(hù)快速而輕松地掌握IIO系統對象，我們提供了幾個(gè)基于該界面的MATLAB和Simulink示例，比如信標幀接收器、QPSK發(fā)射器和接收器，以及LTE發(fā)送器和接收器。在這些示例中，FMCOMMSx平臺由IIO系統對象配置，并用作RF前端并無(wú)線(xiàn)發(fā)送或接收模擬信號。這些信號通過(guò)IIO系統對象以數據流的形式發(fā)送至目標，或從目標接收。所有其它信號處理均在MATLAB或Simulink中執行。圖4是信標幀接收器示例的屏幕截圖，該圖顯示了IIO系統對象和其它Simulink模塊之間的典型連接。 圖4. 信標幀接收器示例的屏幕截圖 MathWorks對Zynq的支持 MathWorks支持基于Zynq的SDR，具體表現在以下四個(gè)方面： 1. AD9361 Simulink模型 由于A(yíng)D9361是一款集成式RF收發(fā)器芯片，信號探測和內部工作監控是不太現實(shí)的。因此，MathWorks和ADI合作開(kāi)發(fā)了AD9361的SimRF?模型，可對芯片的工作進(jìn)行仿真，以便客戶(hù)能夠真正了解到這其中發(fā)生了什么，并知曉在現實(shí)中難以重現的不同測試條件下芯片性能如何。SimRF使用相同的基帶或電路包絡(luò )模塊 — 比如放大器、混頻器和S-參數模塊 — 提供RF系統設計中的組件庫和仿真引擎。它是適合AD9361 RF收發(fā)器建模的有效工具。系統級AD9361捷變RF收發(fā)器模型（如圖5所示）精確重現了AD9361的功能，并以MathWorks硬件支持包的形式向用戶(hù)提供。 SimRF模型已在實(shí)驗室中經(jīng)過(guò)了功率頻譜測量驗證。不同頻率和功率水平下的收發(fā)器噪聲和非線(xiàn)性特性也已識別。然后，這些模型設計為生成相同的特性，并在設計范圍內得到驗證。 采用AD9361收發(fā)器SimRF模型后，用戶(hù)可以： ·預測RF缺陷對測試信號的影響 ·使用參考音和LTE信號 ·生成或導入測試向量，并評估非線(xiàn)性、噪聲、增益和相位不平衡、頻譜泄露以及其它RF發(fā)送器和接收器缺陷導致的影響 ·加入干擾信號并評估時(shí)域或頻域結果 圖5. AD9361捷變RF接收器的MathWorks SimRF模型 2. 通信和DSP系統工具箱功能 MathWorks產(chǎn)品 — 比如Communications System Tool-box、Signal Processing Toolbox、DSP System Toolbox和SimRF — 具有業(yè)界標準算法和應用程序，可進(jìn)行SDR系統的系統性分析、設計與調諧。所有這些工具均提供了創(chuàng )建高保真SDR模型的途徑，可在進(jìn)行真實(shí)物理部署前用來(lái)驗證通信系統的表現和性能。 3. 用于Zynq的Simulink工作流程 MathWorks的MATLAB和Simulink是用于多領(lǐng)域仿真和基于模型設計的環(huán)境，非常適合仿真具有通信算法的SDR系統。通信算法調節增益、頻率偏移、時(shí)序偏移和其它性能變量，并經(jīng)常能更好地同步發(fā)送器和接收器系統。利用仿真評估通信算法可以有效地確定SDR設計是否合適，判斷其合適后再進(jìn)行昂貴的硬件測試，從而減少算法開(kāi)發(fā)的時(shí)間和成本。圖6給出了設計通信算法的有效工作流程，步驟如下： ·使用基于模型的設計環(huán)境提供的庫構建精確的SDR模型 ·仿真系統行為以驗證系統表現是否符合預期 ·產(chǎn)生C代碼和HDL進(jìn)行實(shí)時(shí)測試和實(shí)施 ·利用原型制作硬件測試通信算法 在原型制作硬件上進(jìn)行仿真和測試后，如果SDR系統的性能證明是令人滿(mǎn)意的，那么在最終生產(chǎn)系統上實(shí)施與部署系統也將是安全的。 圖6. 通信算法設計的工作流程 4. Simulink平臺集成至Zynq SDR套件 一旦SDR系統使用MathWorks的Embedded Coder和HDL Coder等工具完成了全面的驗證，用戶(hù)就可以利用嵌入式編碼器和VHDL或使用HDL編碼器的Verilog來(lái)生成C語(yǔ)言代碼，然后將代碼部署到原型制作硬件上進(jìn)行測試，之后便可進(jìn)入最終生產(chǎn)系統。此時(shí)應指定軟件和硬件實(shí)施要求，如定點(diǎn)和時(shí)序行為。自動(dòng)生成代碼有助于縮短從概念到實(shí)際系統實(shí)施所需的時(shí)間，消除手動(dòng)編程錯誤，確保實(shí)際SDR實(shí)施與模型相符。圖7給出了在Simulink中進(jìn)行SDR系統建模并將其轉移到基于Xilinx Zynq SoC的最終生產(chǎn)系統所需的實(shí)際步驟。 圖7. 從仿真到生產(chǎn)的過(guò)程 第一步是在Simulink中對SDR系統進(jìn)行建模和仿真。在這一階段，通信算法被劃分為在軟件中實(shí)現的模塊和在可編程邏輯中實(shí)現的模塊。劃分和仿真完成后，利用嵌入式編碼器和HDL編碼器將SDR模型轉換為C語(yǔ)言代碼和HDL代碼�；赯ynq的原型制作系統用來(lái)驗證通信算法的性能，并且幫助進(jìn)一步調諧SDR模型，然后轉移到實(shí)際生產(chǎn)階段。在生產(chǎn)階段，將自動(dòng)生成的C代碼和HDL集成到復雜的生產(chǎn)系統框架中。此工作流程確保通信算法在到達生產(chǎn)階段之前經(jīng)過(guò)全面驗證和測試，使得系統魯棒性具有高可信度。Zynq針對嵌入式編碼器和HDL編碼器推出的硬件支持包提供集成式硬件/軟件設計、仿真和驗證框架，將基于模型的設計集成至工作流程中，簡(jiǎn)化了Zynq平臺的編程，并實(shí)現了快速設計迭代周期，同時(shí)有助于盡早檢測和糾正設計以及規格錯誤。 結論 本文說(shuō)明了現代SDR系統的要求和趨勢，以及為滿(mǎn)足這些要求和幫助實(shí)現更高性能SDR解決方案而由MathWorks、Xilinx和ADI公司帶給市場(chǎng)的工具和系統。通過(guò)將MathWorks基于模型的設計和自動(dòng)生成代碼工具與強大的Xilinx Zynq SoC和ADI集成式RF收發(fā)器結合，SDR系統設計、驗證、測試和實(shí)現可以比以前更有效率，進(jìn)而提高無(wú)線(xiàn)電系統性能并縮短產(chǎn)品上市時(shí)間。ADI的FMCOMMS平臺搭配Avnet Zynq-7000 AP SoC便可提供強大的原型制作環(huán)境，供采用MathWorks MATLAB和Simulink的SDR算法設計使用。FMCOMMS平臺帶有一組開(kāi)源參考設計，旨在為所有希望評估該系統的人士提供一個(gè)起點(diǎn)，并且幫助啟動(dòng)任何新SDR項目。。 |
