|
在使用數模轉換器 (DAC) 進(jìn)行設計時(shí)，您肯定希望輸出能夠從一個(gè)值向另一個(gè)值單調轉換，但實(shí)際電路并不總是以這種方式工作的。 在某些特定代碼范圍內出現過(guò)沖與下沖(即干擾脈沖)也很平常。這些脈沖會(huì )以這兩種形式中的一種出現，如圖 1 所示。 圖1：DAC 干擾行為 圖 1a 是一種可產(chǎn)生兩個(gè)代碼轉換誤差區的干擾，在R-2R 高精度 DAC中很常見(jiàn)。圖 1b 是單波瓣干擾脈沖，在電阻串 DAC拓撲中較常見(jiàn)。干擾脈沖可通過(guò)能量測量進(jìn)行量化，單位常為每秒納伏 (nV-s)。 在討論 DAC 干擾源之前，我們必須先給“主要進(jìn)位轉換”這個(gè)術(shù)語(yǔ)下定義。主要進(jìn)位轉換是指因較低位 (LSB) 轉換而造成最高有效位 (MSB) 發(fā)生變化的單個(gè)代碼轉換。0111 到 1000 或 1000 到 0111 的二進(jìn)制代碼轉換就是主要進(jìn)位轉換的具體實(shí)例�？蓪⑵淇醋魇谴蠖鄶甸_(kāi)關(guān)的反相。這也是干擾最常見(jiàn)的地方。 兩個(gè)需要注意的地方是多個(gè)開(kāi)關(guān)同時(shí)觸發(fā)時(shí)的開(kāi)關(guān)同步與開(kāi)關(guān)電荷轉移。為了便于討論，我們需要看一下設計旨在依賴(lài)開(kāi)關(guān)(可在代碼轉換過(guò)程中同步)的 R2R 電阻串 DAC，如圖 2 所示。 圖2：DAC 主要進(jìn)位轉換 我們都知道完美同步是不可能實(shí)現的。開(kāi)關(guān)過(guò)程中的任何變化都會(huì )導致所有開(kāi)關(guān)在短時(shí)間內處于或高或低的切換狀態(tài)，造成 DAC 輸出誤差�；謴椭�，開(kāi)關(guān)電荷將在趨穩之前創(chuàng )建一個(gè)反向波瓣。 因此，讓我們來(lái)看一下主要進(jìn)位轉換過(guò)程的三個(gè)階段以及 DAC 輸出響應情況，如圖 3 所示。 圖3：轉換過(guò)程中的 DAC 輸出 1.代碼轉換前的 DAC 初始階段。我們看一下本例中代表二進(jìn)制代碼 011 的 3 個(gè) MSB。 2.DAC 輸出進(jìn)入主要進(jìn)位轉換后，會(huì )導致所有 R-2R 開(kāi)關(guān)短時(shí)間接地。 3.短期開(kāi)關(guān)電荷注入之后，DAC 恢復，同時(shí)輸出開(kāi)始趨穩。 通過(guò)比較主要進(jìn)位轉換與非主要進(jìn)位轉換的輸出干擾(如圖 4 所示)可以證明， 開(kāi)關(guān)同步是其主要原因。 X 軸標度是 200ns/p，Y 軸標度是 50mV/p。 圖4：R-2R DAC 輸出干擾 到目前為止，我們已經(jīng)了解了 R-2R DAC 架構中的干擾現象，證明開(kāi)關(guān)同步是產(chǎn)生干擾的主要原因。但當我們了解電阻串 DAC 的干擾時(shí)發(fā)現事情并非完全如此。在設計上，它會(huì )接入電阻器串上的不同點(diǎn)來(lái)產(chǎn)生輸出電壓。在不進(jìn)行多重開(kāi)關(guān)的情況下，不僅脈沖幅度比較小，而且主要由數字饋通控制。圖 5 是進(jìn)行相同主要進(jìn)位代碼轉換時(shí)，R-2R DAC 與電阻串 DAC 拓撲的對比。 圖5：R-2R 與電阻串 DAC 的輸出干擾對比 理解干擾產(chǎn)生的原因有助于您確定設計方案是否能夠承受這類(lèi)短暫脈沖。未來(lái)幾周內我將介紹一些幫助降低干擾的方法。 如欲了解有關(guān)電阻串及 R2R DAC 的更多詳情，敬請在這里查看模擬線(xiàn)路上DAC 基礎知識系列以前發(fā)布的這類(lèi)博客文章。 |
