|
簡(jiǎn)介：繼續把我在學(xué)習數字電路過(guò)程中的一些“細枝末節”小結一下，和大家共享。 1、在數字電路中，BJT一般工作在截止區或飽和區，放大區的經(jīng)歷只是一個(gè)轉瞬即逝的過(guò)程，這個(gè)過(guò)程越長(cháng)，說(shuō)明它的動(dòng)態(tài)性能越差;同理，CMOS管也是只工作在截止區或可變電阻區，恒流區的經(jīng)歷只是一個(gè)非常短暫的過(guò)程。因為我們需要的是確切的0、1值，不能過(guò)于“含糊”，否則數字系統內門(mén)電路之間的抗干擾性能會(huì )大打折扣! 2、數字IC內部很多門(mén)電路一般都是把許多CMOS管并聯(lián)起來(lái)，這樣可以使得其導通電阻很小，有利于改善它的高頻性能。 3、在數字電路中，MOS管的動(dòng)態(tài)性能，即開(kāi)關(guān)速度會(huì )受到其極間電容的充、放電過(guò)程制約，電容越小，開(kāi)關(guān)速度越快。因此，我們在選擇管子時(shí)，需要注意到這一點(diǎn)。 4、時(shí)鐘的質(zhì)量和穩定性會(huì )直接決定同步時(shí)序電路的性能。 5、CMOS傳輸門(mén)實(shí)際上是一種可以傳送電壓信號(模擬信號或數字信號)的壓控開(kāi)關(guān)，它可以用于多路信號采集，共用一個(gè)ADC，但是它也有缺點(diǎn)，那就是，傳送模擬信號時(shí)噪聲也被傳輸過(guò)來(lái)了，這在數字電路設計過(guò)程中是應該好好掂量的。 6、由于CMOS電路功耗極低，內部發(fā)熱量很少，所以集成度可以做得非常高，這是TTL電路無(wú)法企及的一個(gè)方面。 7、TTL反向器電路的輸出級中組成推拉式的兩個(gè)BJT總是一個(gè)導通而另一個(gè)截止，這樣有效地降低了輸出級的靜態(tài)功耗，也就提高了驅動(dòng)負載的能力，同時(shí)器件的開(kāi)關(guān)性能也得到了改善。 8、在數字系統設計中，我們應該注意到半導體器件(MOS管和BJT)的開(kāi)關(guān)時(shí)間和分布電容的影響，即充、放電這個(gè)不容忽視的過(guò)程，那么當輸入信號變化時(shí)，必須有足夠的變化幅度和作用時(shí)間，才能使得輸出端狀態(tài)改變。例如在有些時(shí)鐘觸發(fā)器中，輸入信號必須先于CP信號建立起來(lái)，電路才能可靠地翻轉�？芍�，當時(shí)鐘信號頻率升高到一定程度之后，觸發(fā)器就來(lái)不及翻轉了。 9、經(jīng)過(guò)前人驗證得出：任何組合邏輯電路都是由它的最小項構成的，都可以表示成為最小項之和的標準形式。 10、經(jīng)過(guò)前人驗證得出：由于干擾脈沖通常與門(mén)電路的傳輸時(shí)間屬于同一個(gè)數量級，所以在TTL電路中，只需要在輸出端并接一個(gè)幾百pF的濾波電容就足以把干擾脈沖削弱至開(kāi)門(mén)電平以下。至于是怎么驗證的，這個(gè)過(guò)程可能比較精細，我現在還無(wú)法理解。 11、組合邏輯電路的基本單元是門(mén)電路，而時(shí)序電路的基本單元是觸發(fā)器，這個(gè)概念我們應該熟知。由此可以推斷出，任何時(shí)序電路的狀態(tài)都是由組成該時(shí)序電路的各個(gè)觸發(fā)器來(lái)記憶和表示的。 12、使用電容器存儲方式的鎖存器實(shí)際上是一個(gè)模擬值的采樣保持器件，由于電容器“天生具有”的漏電流特性，我們需要不斷對其進(jìn)行刷新操作，而通過(guò)正反饋存儲方式的鎖存器就就不需要這樣了。 13、微機接口及內部電路是采用TTL和CMOS型電路，這些電路都不能直接與RS-232相連，中間必須要進(jìn)行電平轉換，如加一個(gè)RS-232芯片。 14、驅動(dòng)TTL電路的輸入信號必須具有較快的轉換時(shí)間，當輸入信號的上升或下降時(shí)間大于一定時(shí)間時(shí)(數據手冊里一般會(huì )說(shuō)明)，就有可能在輸出端出現信號振蕩。 15、對于硅材料的PN結來(lái)說(shuō)，擊穿電壓>7V時(shí)為雪崩擊穿，<4V時(shí)為齊納擊穿。在4V與7V之間，兩種擊穿都會(huì )有。 16、干擾源一般分為電壓型和電流型的干擾源：電壓型干擾源通常是數字信號本身以及數字電源管腳，電流型干擾源通常是DC電源。 17、CMOS門(mén)電路輸入阻抗極大，易受靜電感應并發(fā)生擊穿，除了其內部設有保護電路外，在使用和存放時(shí)應注意靜電屏蔽。 18、可以在環(huán)形振蕩器輸出后接Schmitt trigger,以此對振蕩波形進(jìn)行整形，同時(shí)可以增加電路的抗干擾能力。 19、PWM調制技術(shù)雖然可以使得效率提高，但是它內在的高速開(kāi)關(guān)特性，產(chǎn)生了大量的EMI干擾，即使是采用非�？季康�濾波器來(lái)濾除這些干擾，也難以滿(mǎn)足可觀(guān)的EMI性能。 20、電子工程師的一個(gè)經(jīng)驗：數字器件輸出時(shí)鐘抖動(dòng)太大，應該盡可能不直接使用DSP或FPGA提供的時(shí)鐘輸出，一般需要經(jīng)過(guò)鎖相環(huán)進(jìn)行倍頻。 21、在高速CMOS系統中，使用CMOS IC器件來(lái)驅動(dòng)總線(xiàn)是很常見(jiàn)的事，但是工作時(shí)不能讓總線(xiàn)浮空，應該通過(guò)上拉或下拉電阻把總線(xiàn)接到VDD或VSS上。 22、總線(xiàn)的工作速度與總線(xiàn)上相關(guān)寄生電容和終端電阻形成的RC時(shí)間常數有關(guān)，終端電阻越低，總線(xiàn)工作的速度就越快，但是總線(xiàn)的功耗也會(huì )隨之增大，遺憾的是，這兩者不可兼得。 23、在使用CMOS邏輯電路時(shí)采用高電源電壓也是有“好處”的，因為隨著(zhù)電源電壓VDD的增加，器件的噪聲容限也會(huì )成比例地增大，電路工作也就更加可靠了，但是得付出代價(jià)，那就是器件的功耗因此會(huì )加大(PD=CL*VDD2*f)。 |
