|
為以16納米以下的制程節點(diǎn)生產(chǎn)IC設備，半導體制造商整合了許多新技術(shù)，包括多重圖形、隔離層間距分割、3D邏輯與內存結構、新材料與復雜光罩。與這些創(chuàng )新技術(shù)相關(guān)的挑戰為半導體業(yè)界帶來(lái)了巨大的成本壓力。在這樣的環(huán)境中，高良率與快速提升良率在幫助半導體制造商保持盈利能力方面至關(guān)重要。 制程控制(process control)在過(guò)去30年，透過(guò)提供早期識別嚴重制程問(wèn)題所需的檢測與度量技術(shù)幫助IC制造商提升良率。隨著(zhù)IC設備設計節點(diǎn)隨時(shí)間收縮，制程控制系統透過(guò)實(shí)現支持檢測抑制良率與可靠性的缺陷及制程變化的創(chuàng )新技術(shù)跟上步伐。 例如KLA-Tencor的光學(xué)晶圓檢測系統在過(guò)去的30年已從使用鎢鹵素(tungsten-halogen)光源、現成的顯微物鏡和傳感器，發(fā)展成利用比太陽(yáng)更亮的雷射激發(fā)寬帶光源、與步進(jìn)機應用相同復雜的光學(xué)組件，以及比數字相機快1,000倍的客制化傳感器。 目前的寬帶電漿光學(xué)圖形化晶圓檢測設備，能夠檢測到10納米的缺陷─那只比DNA鏈的直徑大四倍；要在12吋(300mm)晶圓片上的所有晶粒中檢測這些缺陷，困難度相當于在像是美國加州那么大的區域范圍中，尋找散落距離可達數英哩的數百個(gè)硬幣─而且是在1小時(shí)之內。 用于生產(chǎn)目前尖端設備的多種技術(shù)為制程控制帶來(lái)了挑戰。檢測與度量系統需能從較小的缺陷和制程/圖樣變化中擷取訊號，這些擷取通常在具有高長(cháng)寬比特征的復雜 3D結構上進(jìn)行。隨著(zhù)新材料的使用和制程變化性的增加，訊號擷取需要在背景噪聲更強的環(huán)境中進(jìn)行。此外，隨著(zhù)使用多重圖形和更多的制程步驟，檢測與度量工 具需要提高生產(chǎn)率，以便能執行足夠用于檢測偏差的生產(chǎn)監控。 例如，使用多重圖形技術(shù)生 產(chǎn)的FinFET晶體管需要使用借助于先進(jìn)檢測和度量系統的制程控制策略，這些系統整合了設計信息并能夠產(chǎn)生應對較小的嚴重缺陷、3D結構和窄制程容許范圍(process window)所需的靈敏度。此外，檢測與度量解決方案也必須提高生產(chǎn)率，以便經(jīng)濟有效地監控使用多重圖形制造FinFET晶體管相關(guān)的、越來(lái)越多的制程步驟。 這些挑戰推動(dòng)了創(chuàng )新，催生能早期發(fā)現設計、圖形化或制程問(wèn)題的獨特制程控制技術(shù)和解決方案；這類(lèi)方案對于IC制造商至關(guān)重要，因為它能夠實(shí)現今日的尖端技術(shù)，以及未來(lái)能以更低風(fēng)險與成本達到最大化提升良率與組件性能的技術(shù)。 制程控制的價(jià)值 做為制程控制核心的檢測與度量系統并不是用來(lái)制造IC設備，因為它們不會(huì )添加/移除材料或者制作圖形；但制程控制對制造具備高良率的可靠組件至關(guān)重要，并非多余步驟。 透過(guò)查找缺陷和測量關(guān)鍵參數，檢測與度量系統可監控制造組件所需的數百個(gè)步驟。這些制程控制措施可幫助晶圓廠(chǎng)的工程師在出現偏差時(shí)確定制程問(wèn)題并解決問(wèn)題。制程控制從根本上與良率相關(guān)聯(lián)，因為晶圓廠(chǎng)不透過(guò)檢測與度量，幾乎無(wú)法查明影響良率的制程問(wèn)題。 快速提高良率從而快速將產(chǎn)品推向市場(chǎng)，對芯片制造商至關(guān)重要─良率提升有任何延誤都會(huì )影響營(yíng)收，并有可能影響用于研發(fā)的未來(lái)投資以及下一代產(chǎn)品的發(fā)表。透過(guò)實(shí)施諸如強大的制程控制策略等步驟，晶圓廠(chǎng)能縮短開(kāi)發(fā)時(shí)間、加快生產(chǎn)速度和提高產(chǎn)品良率。 事實(shí)上，芯片制造商可從制程控制獲得的價(jià)值有多種形式，包括：強大的投資回報、更低的制造成本與風(fēng)險、更高的營(yíng)收、更快的獲利速度、改善的產(chǎn)品周期、更高的利潤以及業(yè)務(wù)連貫性。 為讓讀者對制程控制價(jià)值有更進(jìn)一步了解，我們收集了“制程控制的十個(gè)基本事實(shí)”(圖1)。透過(guò)這十個(gè)事實(shí)來(lái)了解制程控制的基本特性，晶圓廠(chǎng)可以實(shí)施用于確定嚴重缺陷、查找偏差和減少變異來(lái)源的策略。 圖1 制程控制對半導體 IC 產(chǎn)業(yè)的十個(gè)基本事實(shí)。 有鑒于先進(jìn)組件和制程整合日益升高的復雜度，晶圓廠(chǎng)在發(fā)展時(shí)必須考慮的最關(guān)鍵的事實(shí)為：制程控制需求會(huì )隨著(zhù)設計規則演進(jìn)而增加。如圖 2所示，制程步驟數量從16/14納米節點(diǎn)開(kāi)始急遽增加；隨著(zhù)制程步驟的增加，所有步驟都必須為偏差、缺陷密度和變化性設定更高的標準。 圖2 制程步驟從16/14納米節點(diǎn)開(kāi)始隨設計規則微縮而急遽增加。 若每一個(gè)步驟的良率均保持在28納米節點(diǎn)的水平，那么每個(gè)較小設計節點(diǎn)的預測累積良率將降低(圖3)�？紤]到這種良率損失的復合性質(zhì)，晶圓廠(chǎng)須在每個(gè)獨立的制程步驟中保持更嚴格的控制和更低的缺陷密度。 圖3 隨著(zhù)制程步驟的增加，如果每步驟良率均保持在28納米的水平，則先進(jìn)設計節點(diǎn)的預測累計良率將降低。 這驅動(dòng)對新制程控制策略的需要，這些策略不僅可檢測出嚴重影響良率的缺陷和微妙的制程變化，還可讓工程師增加檢測與度量樣本。此類(lèi)制程控制能力支持對越來(lái)越多制程步驟的直接監測，以及快速檢測對晶圓制造成本具有顯著(zhù)影響的偏差。 應對未來(lái)制程控制挑戰的策略 在朝16納米以下設計節點(diǎn)進(jìn)軍時(shí)，半導體制造商面臨摩爾定律(Moore's Law)的諸多挑戰。在技術(shù)層面上，存在與整合新技術(shù)相關(guān)的諸多復雜因素(如多重圖形、3D結構、新材料、復雜光罩、制程步驟的數量增加)。在經(jīng)濟層面 上，這些多種技術(shù)融合讓晶圓廠(chǎng)控制成本的壓力更大；晶體管成本與比例因子(scaling factor)、制造成本和良率有關(guān)。隨著(zhù)制造、設計、開(kāi)發(fā)和微影成本的增加，半導體制造商取得摩爾定律成本目標的最佳解決方案為快速提升良率。 在嘗試快速提升良率時(shí)，IC制造商必須克服圍繞設計強韌度與制程容許范圍的諸多問(wèn)題。在設計層面上，工程師必須能夠發(fā)現和評估設計缺點(diǎn)，以便推動(dòng)改進(jìn)，從而確保設備設計與制造技術(shù)在生產(chǎn)中是穩定的。 在 16納米以下的設計節點(diǎn)中，所需的圖形重迭預算(pattern overlay budget)為小于等于4.5納米，臨界尺寸規格為~2納米，制程容許范圍極窄。為推動(dòng)滿(mǎn)足這些嚴格的圖形化規格(圖4)所需的變更，工程師需要了解圖 形化錯誤的整廠(chǎng)性來(lái)源(fab-wide sources)和變異性對制程容許范圍的影響。 圖4 對于先進(jìn)多重圖形技術(shù)，圖形化錯誤的來(lái)源是整廠(chǎng)性的─同時(shí)發(fā)生在微影單元的內部與外部。為滿(mǎn)足極為嚴格的重迭與臨界尺寸規格，工程師必須設法減少制程變化的整廠(chǎng)性來(lái)源。 對于在成本目標中應對復雜技術(shù)挑戰的這一環(huán)境，制程控制至關(guān)重要。開(kāi)發(fā)必要的制程控制解決方案具有挑戰─這需要巨大的創(chuàng )新和在半導體業(yè)界多個(gè)部門(mén)之間的密切 協(xié)作。這不僅對開(kāi)發(fā)可提供先進(jìn)的檢測與度量系統效能的新技術(shù)很重要，也對追求朝向全面性制程控制解決方案的創(chuàng )新至關(guān)重要─這些策略將制程控制系統結合在一 起，從而使它們可以在晶圓廠(chǎng)中連同智能分析系統共同處理所產(chǎn)生的大量復雜資料。這些制程控制“系統中的系統”，可幫助晶圓廠(chǎng)透過(guò)快速設計驗證和制程容許范圍發(fā)現、擴展和控制快速提升良率。 缺陷發(fā)現的目標為檢測和識別嚴重影響良率的缺陷，以突顯開(kāi)發(fā)階段的設計問(wèn)題和生產(chǎn)階段的制程漂移。發(fā)現系統(discovery system)憑借寬帶電漿光學(xué)缺陷檢測系統上的NanoPoin技術(shù)利用設計信息發(fā)現最嚴重影響良率的圖樣缺陷。 Surfscan SP5無(wú)圖形(unpatterned)晶圓檢測系統透過(guò)檢測微小的原片缺陷來(lái)幫助避免良率問(wèn)題，這些缺陷可能扭曲先進(jìn)3D組件(如FinFET晶體管和 垂直NAND閃存)的后續薄膜與圖形結構。最后，eDR-7110電子束審查與分類(lèi)系統可以確定2920系列與Surfscan檢測器所檢測到的缺 陷。透過(guò)生成有關(guān)嚴重納米級缺陷的綜合信息，缺陷發(fā)現解決方案可幫助晶圓廠(chǎng)的工程師描述、優(yōu)化和監控先進(jìn)制程，以便縮短上市時(shí)間。 5D 圖形化解決方案的目標是幫助IC制造商在先進(jìn)組件上實(shí)現最佳的圖形化。借助目前復雜的多重圖形與隔離層間距分割技術(shù)，圖形化錯誤不再與微影單元有關(guān)。圖形 化錯誤可能來(lái)自整廠(chǎng)性來(lái)源，如與掃描儀焦點(diǎn)錯誤直接有關(guān)的CMP所導致的晶圓變形。5D解決方案利用多種類(lèi)型的度量系統來(lái)確定和控制圖形化變異的整廠(chǎng)性來(lái)源，并透過(guò)智能分析系統來(lái)處理產(chǎn)生的數據。 該系統解決方案的關(guān)鍵組成部分為回饋(feed back)和前饋(feed forward)度量資料能力(圖5)�；仞伝芈芬延糜诙鄠�(gè)設計節點(diǎn)。 圖 5 KLA-Tencor的5D圖形化控制解決方案透過(guò)實(shí)施多個(gè)數據回路來(lái)幫助優(yōu)化圖形化�，F有的回饋回路(藍)已存在于多個(gè)設計節點(diǎn)中，并對制程變化進(jìn)行檢測和補償。經(jīng)過(guò)優(yōu)化的新回饋回路(綠)可以更早地偵測制程變化。創(chuàng )新的前饋回路(橙)利用度量系統從源頭測量變更，然后將該數據前饋至后續制程步驟。 這種利用整廠(chǎng)性全面測量值與智能回饋組合以及前饋控制回路的5D解決方案，可幫助晶圓廠(chǎng)的工程師擴大制程容許范圍并減輕這些窗口中的變化，最終獲得更好的圖形化結果。 這些綜合制程控制解決方案對IC業(yè)界的成功至關(guān)重要，它們透過(guò)使工程師可以更快和更經(jīng)濟有效地解決廣泛的制程問(wèn)題來(lái)實(shí)現高良率并快速提高良率。在發(fā)展時(shí)必須維持創(chuàng )新與協(xié)作生態(tài)系統，以確�？梢蚤_(kāi)發(fā)出能夠應對IC制程與成本挑戰的新制程控制系統與解決方案。 |
