查看: 26487|回復: 1
打印 上一主題 下一主題

[提問(wèn)] 關(guān)于FPGA的觸發(fā)問(wèn)題,求解答

[復制鏈接]
跳轉到指定樓層
樓主
發(fā)表于 2016-9-7 10:10:18 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
關(guān)鍵詞: FPGA , 觸發(fā)
各位前輩,我有一個(gè)verilog代碼,是實(shí)現在觸發(fā)信號triggle_rising(檢測triggle的上升沿)有效的時(shí)候,FPGA控制adc工作然后采集完1000個(gè)數據的時(shí)候,把數據存儲在RAM中,然后通過(guò)RAM把數據傳到另一塊板子。但現在問(wèn)題是下到板子上就“觸發(fā)信號triggle_rising”FGPA檢測不到,不知道問(wèn)題出在那了,希望前輩幫我看看這個(gè)程序,看有什么地方需要改進(jìn)的,指點(diǎn)一下,這是我寫(xiě)的代碼,在FSM狀態(tài)機的部分:
module fsm(
  output [1:0] rw,
  //output triggle_rising,
  input spi_cs,
  input full,
  input triggle,
  input clk
    );

reg[1:0] state,next_state;
parameter S0 = 2'b00,
          S1 = 2'b01,
S2 = 2'b10,
S3 = 2'b11;
reg sync_cs1;
reg sync_cs2;

reg sync_triggle1;
reg sync_triggle2;
reg triggle_low;
reg triggle_high;
wire triggle_rising;
//reg triggle_rising = 0;

reg [1:0] rwR;
assign triggle_rising = (triggle_low) && (!triggle_high);

assign rw = rwR;
always @(posedge clk)
begin
  sync_cs1 <= spi_cs;
  sync_cs2 <= sync_cs1;
  sync_triggle1 <= triggle;
  sync_triggle2 <= sync_triggle1;
  triggle_low <= sync_triggle2;
  triggle_high <= triggle_low;
// triggle_rising <= (triggle_low) && (!triggle_high);
end

always @(posedge clk)
begin
    state <= next_state;
end

always @(state,full,sync_cs2,triggle_rising)
  begin
    rwR = 2'b00;
    next_state = S0;
    case(state)
       S0 : begin
          if(triggle_rising)
             next_state = S1;
     end
   S1 : begin
          rwR = 2'b01;
    if(full)
       next_state = S2;
    else
       next_state = S1;
    end
   S2 : begin
          next_state = S2;
          if(sync_cs2)
       next_state = S3;
  end
   S3 : begin
          rwR = 2'b10;
    if(full)
      next_state = S0;
    else
      next_state = S3;
  end
    endcase
end

endmodule

沙發(fā)
發(fā)表于 2017-10-27 16:49:43 | 只看該作者
你是否有以下情況:
1. 一點(diǎn)小問(wèn)題就卡住學(xué)習進(jìn)程,浪費了寶貴的學(xué)習時(shí)間?!
2. 花了大量時(shí)間自學(xué),學(xué)了一大堆,卻不知道有沒(méi)有用?!
3.能看懂別人的代碼,到自己設計時(shí)卻不知道先從哪里下手?!
4.找不到工作,面試難?!看別人有10K+薪水,而自己只有幾K?!
不要猶豫了,趕緊來(lái)報班培訓吧,自學(xué)沒(méi)個(gè)幾年根本達不到就業(yè)水平,時(shí)間就是金錢(qián),早掌握早賺錢(qián)。
明德?lián)P專(zhuān)業(yè)FPGA培訓,帶你擺脫上面的四種情況,一對一輔導教學(xué),您完全掌握了老師才開(kāi)始下一個(gè)知識點(diǎn)的教學(xué),不用擔心大班教學(xué)跟不上其他學(xué)員進(jìn)度,明德?lián)P承諾能真正讓你擁有獨立完成任意FPGA項目的能力。
就業(yè)班:10800
周末班:7999
網(wǎng)絡(luò )班(線(xiàn)上真人教學(xué)):5999
20000以下找對手,歡迎對比,了解更多請Q我821219077,竭誠為您服務(wù)。

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規則

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页