|
Achronix Semiconductor公司推出可集成至客戶(hù)系統級芯片（SoC）中的Speedcore 嵌入式FPGA（embedded FPGA ，eFPGA）知識產(chǎn)權（IP）產(chǎn)品，并即刻開(kāi)始向客戶(hù)供貨。Speedcore是專(zhuān)為計算和網(wǎng)絡(luò )加速應用而設計，它和Achronix的Speedster22i FPGA基于相同的高性能架構，而后者已于2013年開(kāi)始量產(chǎn)出貨。Speedcore eFPGA產(chǎn)品使用Achronix成熟的、經(jīng)過(guò)驗證的ACE軟件設計工具。 利用Speedcore IP產(chǎn)品，客戶(hù)可以針對其應用來(lái)定制最佳的芯片面積、功耗和資源配置�？蛻�(hù)可以定義查找表（LUT）、嵌入式存儲器以及DSP的數量。此外，客戶(hù)可以定義Speedcore的寬高比、輸入輸出（IO）端口的連接，還可以在功耗和性能之間進(jìn)行權衡。Achronix提供了Speedcore IP產(chǎn)品的GDS II文件，客戶(hù)可直接將其集成至自己的SoC中；Achronix還提供了其ACE設計工具的一個(gè)定制化的全功能版本，客戶(hù)可用來(lái)對Speedcore eFPGA的功能進(jìn)行設計、驗證和編程。 “多年以來(lái)，不同的公司都一直在談?wù)揺FPGA產(chǎn)品，但Achronix的Speedcore是首款向客戶(hù)出貨的eFPGA IP產(chǎn)品，它是游戲規則的改變者，”Achronix Semiconductor董事長(cháng)兼首席執行官Robert Blake表示�！癆chronix曾是第一家提供帶有嵌入式系統級別IP的高密度FPGA的供應商。我們正在使用相同的、經(jīng)過(guò)驗證的技術(shù)向客戶(hù)提供我們的eFPGA產(chǎn)品，這些客戶(hù)都希望將ASIC設計的各種高效能和eFPGA可編程硬件加速器的靈活性結合在同一款芯片中�！� “FPGA作為IP集成到SOC芯片中會(huì )有很多內在的優(yōu)勢，長(cháng)期以來(lái)，設計人員一直在尋找嵌入式FPGA用于眾多不同的高性能應用，”市場(chǎng)研究公司Semico的ASIC與SoC首席分析師Richard Wawrzyniak表示�！癆chronix現在已向開(kāi)發(fā)高性能計算產(chǎn)品的客戶(hù)提供eFPGA IP產(chǎn)品，為其實(shí)現從處理器卸載那些高密度計算任務(wù)到FPGA IP中，從而帶來(lái)顯著(zhù)的性能提升。面對龐大且不斷增長(cháng)的高性能計算應用市場(chǎng)，eFPGA產(chǎn)品對于A(yíng)chronix公司是一個(gè)令人激動(dòng)的機會(huì )，也是半導體行業(yè)的巨大利好�！� Speedcore是最佳的硬件加速器 數據中心和企業(yè)中的計算與通信基礎設施在指數級數據增長(cháng)速率、不斷變化的安全和軟件虛擬化要求面前，很難再保持同步。傳統的多核CPU和SoC需要可編程硬件加速器來(lái)預處理和卸載數據，從而提升其計算性能。FPGA是最佳的硬件加速器解決方案，因為隨著(zhù)算法的不斷變化，加速器需要不斷用新的功能來(lái)實(shí)現更新。對于低至中容量應用，獨立的FPGA芯片是一種方便且實(shí)際的解決方案；然而，對于高容量應用，Speedcore是最佳解決方案，其可以提供的顯著(zhù)優(yōu)勢包括： • 更低的功耗： o Speedcore以?xún)炔窟B線(xiàn)方式直接連接至SoC，從而省去了在外置獨立FPGA中可見(jiàn)的大型可編程輸入輸出緩沖（IO buffer）�？删幊梯斎胼敵�電路的功耗占據了獨立FPGA總功耗的一半。 o Speedcore的芯片面積可以根據客戶(hù)最終應用的需求而定制。 o 為了更低的功耗，客戶(hù)可以調整工藝技術(shù)來(lái)實(shí)現性能的平衡。 • 更高的接口性能： o 相比獨立的FPGA芯片接口，Speedcore IP 的接口延遲更低、性能更高。Speedcore通過(guò)一個(gè)超寬的并行接口連接至ASIC，而獨立的FPGA通常通過(guò)一個(gè)高延遲的串行器/解串器（SerDes）架構進(jìn)行連接。 • 更低的系統成本： o 因為省去了可編程輸入輸出緩沖（IO buffer）架構，Speedcore的芯片面積比獨立的FPGA小得多。 o 由于FPGA擁有較高的引腳數，為了支持這些引腳的扇出，PCB需要較多的層數，采用Speedcore IP可以避免這個(gè)問(wèn)題。另外，Speedcore省去了對獨立FPGA周邊所有支持性元器件的需求，這些元器件包括電源調節器、時(shí)鐘發(fā)生器、電平位移器、無(wú)源元件和FPGA冷卻器件。 • 更高的系統可靠性和良品率： o 將FPGA的功能集成至一片ASIC中，可消除在印制電路板上放置一顆獨立的FPGA所造成的可靠性和良率損失。 工藝技術(shù) Speedcore以模塊化方式構建，以便為客戶(hù)在定義其資源需求時(shí)提供靈活性上的支持，同時(shí)也支持Achronix針對此需求快速配置Speedcore IP 產(chǎn)品以實(shí)現交付。此外，模塊化架構也支持Achronix方便地將這項技術(shù)移植到不同的工藝技術(shù)和金屬疊層上�，F在已經(jīng)可以提供基于臺積電（TSMC）的16納米FinFET Plus（16FF+）工藝的Speedcore IP產(chǎn)品，并且正在開(kāi)發(fā)基于臺積電的7納米工藝的IP。 輕松評估Speedcore Achronix的ACE設計工具包括一個(gè)Speedcore的實(shí)例，客戶(hù)可以立即用它來(lái)編譯其設計，以在性能、資源使用和編譯時(shí)間等方面評估Speedcore IP。此外，Achronix擁有關(guān)于Speedcore功能和ASIC集成流程方面的完整文檔。希望了解Speedcore芯片面積和功耗等信息的客戶(hù)可以聯(lián)系Achronix，以獲取其特定Speedcore尺寸及工藝的詳細資料。 產(chǎn)品供貨 現在已可以全面提供Speedcore IP產(chǎn)品。在本次發(fā)布之前，所有與Speedcore相關(guān)的信息和客戶(hù)討論都是保密的。而在保密期間，Achronix就已經(jīng)完成了多項Speedcore設計。隨著(zhù)本次發(fā)布，感興趣的公司可以訪(fǎng)問(wèn)www.achronix.com/Speedcore獲得關(guān)于這些產(chǎn)品的全面信息。 |
