|
開(kāi)關(guān)電流存儲單元是電流模式采樣數據信號處理系統的基本單元電路，其性能的優(yōu)劣直接影響采樣系統的整體性能，因此，研究設計性能優(yōu)良的開(kāi)關(guān)電流存儲單元是研究開(kāi)關(guān)電流技術(shù)的重要環(huán)節。根據出現時(shí)間的先后，可將其分為第一代開(kāi)關(guān)電流存儲單元和第二代開(kāi)關(guān)電流存儲單元。第一代開(kāi)關(guān)電流存儲單元的優(yōu)點(diǎn)是瞬態(tài)虛假信號很小，可以輸出非單位增益電流信號，以及采用相對簡(jiǎn)單的單相時(shí)鐘方案。它的不足是需要由兩個(gè)晶體管組成，因此存在失配誤差問(wèn)題和較大的功耗。為克服失配誤差等問(wèn)題，人們進(jìn)而研究出第二代開(kāi)關(guān)電流存儲單元。第二代開(kāi)關(guān)電流存儲單元采用單管存儲方式來(lái)避免失配誤差、降低功耗，這是它的優(yōu)點(diǎn)。它的缺點(diǎn)是：電路工作時(shí)有較大幅度的瞬態(tài)虛假信號，雖然可以采用三相時(shí)鐘方案來(lái)減小瞬態(tài)虛假信號，但是由于定時(shí)方案的復雜性，該方案在實(shí)際應用中并未得到廣泛采納；取樣時(shí)無(wú)信號輸出；只能輸出單位增益的電流信號。如果要輸出非單位增益的電流信號，則必須以電流鏡輸出方式。這一點(diǎn)與第一代開(kāi)關(guān)電流存儲單元類(lèi)似，即也存在諸如失配誤差和功耗增加等問(wèn)題。因此，盡管第二代開(kāi)關(guān)電流技術(shù)已經(jīng)出現很長(cháng)時(shí)間，但第一代開(kāi)關(guān)電流技術(shù)仍然在實(shí)際應用巾起著(zhù)重要的作用。 1 甲乙類(lèi)存儲單元在便攜式電子系統中，功耗是一個(gè)關(guān)鍵性問(wèn)題。 甲類(lèi)存儲單元的輸入信號擺幅受偏置電流制約，即輸入信號幅度不能超過(guò)偏置電流幅度；如果要增大信號擺幅，必須相應增大偏置電流，這無(wú)疑會(huì )使電路的靜態(tài)功耗增大，因此甲類(lèi)電路無(wú)法滿(mǎn)足現代電子系統的低電壓、低功耗設計需求。而甲乙類(lèi)結構的電路僅需要極小的偏置電流就能實(shí)現較大的信號擺幅，即輸入信號的幅度可以超過(guò)偏置電流幅度，所以很適合于低功耗電路應用。 本文采用如圖1所示的甲乙類(lèi)存儲單元進(jìn)行電路設計，電路原理如下：M1、M2為二極管接法的晶體管，M3、M4為存儲管，電路采用單相時(shí)鐘控制。在采樣相φ1[n]：Vgs1=Vgs3，Vgs2=Vgs4，其中Vgs1、Vgs2、Vgs3和Vgs4分別為晶體管M1～M4的柵-源電壓；輸出電流為iout[n]=-Aiin[n]，其中A為電流增益因子。在保持相φ1[n+1／2]：M3、M4的柵電容上的柵電壓保持為Vgs1和Vgs3，所以輸出電流為iout[n+1／2]=-Aiin[n]。電路實(shí)現的z域傳遞函數為H(z)=-Az-1/2。 2 甲乙類(lèi)延遲單元 甲乙類(lèi)開(kāi)關(guān)電流延遲單元如圖2所示，由兩級甲乙類(lèi)存儲單元串聯(lián)而成。M3、M4、M7、M8用做存儲管，電路工作過(guò)程如下。在φ1[n]相，第1級存儲單元的存儲管M3、M4對輸入電流取樣；在φ2[n+1／2]相，開(kāi)關(guān)φ1斷開(kāi)，M3、M4將取樣相電流輸出到第2級存儲單元，由存儲管M7、M8輸出電流。電路實(shí)現的傳遞函數為H(z)=Az-1。 3 雙線(xiàn)性積分器 圖3(a)所示為采用圖2所示延遲單元設計的雙線(xiàn)性積分器，電路采用兩相控制時(shí)鐘。雙線(xiàn)性積分器的工作時(shí)序波形如圖3(b)所示。電路的工作原理如下。M1～M6構成電流增益為A的輸入級，輸入電流在φ1相的取樣值由M3、M4的公共端輸出，在φ2相的取樣值由M5、M6的公共端輸出。M 11～M 16構成電流增益為1的反饋級，輸出電流由M 15、M 16的公共端反饋到M7、M8的公共端。 在φ1[n]相，輸出電流為： 在φ2[n+1／2]相，輸出電流為： 由式(1)和式(2)可以發(fā)現兩者具有相同的z域傳遞函數表達式： 當時(shí)鐘頻率足夠高時(shí)，φ1[n]相和φ2[n+1／2]相的輸出信號近似相等，因此時(shí)鐘φ1[n]相和φ2[n+1／2]相都可以用于信號輸出，從而實(shí)現了雙頻采樣輸出。 4 仿真結果分析 采用HSPICE分別對設計的存儲單元、延遲單元和積分器電路進(jìn)行了仿真，晶體管模型選用TSMC0.18μm標準數字工藝參數。電源電壓為±1 V；輸入電流iin=40μA，信號頻率fin=100 kHz，采樣頻率fs=1 MHz；開(kāi)關(guān)管的寬長(cháng)比W／L=0.4μn／0.4μm。所有PMOS存儲管的W／L=28μm／4μm，所有NMOS存儲管的W／L=12μm／8μm。 甲乙類(lèi)存儲單元的仿真結果如圖4所示，由圖4(b)測得的-3 dB頻率為12.9 MHz，即電路的最大采樣信號頻率為12.9 MHz。 延遲單元和雙線(xiàn)性積分器的仿真結果如圖5和圖6所示。 從圖4～6可以看出，輸出達到了預期功能。仿真波形中沒(méi)有出現瞬態(tài)虛假信號，所有信號波形相當理想。 5 結束語(yǔ) 本文設計了一種低電壓甲乙類(lèi)開(kāi)關(guān)電流存儲單元，電源電壓±1 V，其最大采樣信號頻率12.9 MHz，并且具有結構簡(jiǎn)單、容易設計的優(yōu)點(diǎn)。HSPICE電路仿真結果表明，所設計的電路有良好的工作性能，所有波形都很理想。本文設計的雙線(xiàn)性積分器可用于開(kāi)關(guān)電流濾波器和開(kāi)關(guān)電流調制器的設計中，在實(shí)際應用中還可以通過(guò)采用共源-共柵電路結構以及S2I等技術(shù)來(lái)進(jìn)一步提升電路性能。 |
