|
作者：Umesh Jayamohan 簡(jiǎn)介 模數轉換器(ADC)很久以來(lái)一直是通信接收機設計的基本器件。隨著(zhù)通信技術(shù)的不斷發(fā)展，消費者要求更快的數據速率和更低的服務(wù)價(jià)格。提供這項技術(shù)的回程服務(wù)供應商面臨著(zhù)兩難的處境。更高的數據速率意味著(zhù)更多帶寬，這也就表示更快的數據轉換器，將模擬無(wú)線(xiàn)電波轉換為數字處理。然而，更快的數據轉換器（GSPS，或稱(chēng)每秒千兆采樣轉換器）——廣為人知的有RF采樣ADC——同樣產(chǎn)生大量數據，而這些DSP芯片必須以高得多的速度進(jìn)行處理。這無(wú)疑增加了無(wú)線(xiàn)電接收機的運營(yíng)成本。 解決方案是對組成RF采樣ADC的硅芯片進(jìn)行更優(yōu)化設計。得益于硅芯片工藝的進(jìn)步（感謝摩爾定律），定制型數字處理模塊中的RF采樣ADC在功耗和尺寸方面的效率相比現有FPGA要更高。使用這些數字信號處理模塊還能獲得更低的數據速率，從而可以使用成本更低的FPGA。這對于運營(yíng)商來(lái)說(shuō)是雙贏(yíng)的局面，因為他們可以使用這些GSPS ADC以高頻率進(jìn)行采樣、使用內部數字下變頻器(DDC)以所需速度處理數據，并以能實(shí)現的（低）數據速率將其發(fā)送至更為廉價(jià)的FPGA（或者現有的ASIC產(chǎn)品）進(jìn)行進(jìn)一步的基帶處理。 使用帶有DDC的RF采樣ADC的另一個(gè)優(yōu)勢是，這樣可以通過(guò)更靈活、更緊湊、性?xún)r(jià)比更高的方式實(shí)現雙頻段無(wú)線(xiàn)電系統。雙頻段無(wú)線(xiàn)電系統的應用已有多年歷史�；鞠到y設計人員以前通過(guò)使用兩個(gè)獨立的無(wú)線(xiàn)電路徑（每頻段一個(gè)）來(lái)實(shí)現雙頻段無(wú)線(xiàn)電系統。本文討論一種利用多頻段無(wú)線(xiàn)電接收機——使用RF采樣ADC，比 如AD9680——對兩個(gè)獨立而使用廣泛的頻段進(jìn)行數字化和處理。本文第一部分解釋了功能框圖級別的實(shí)現，并討論了雙頻段無(wú)線(xiàn)電系統中使用GSPS ADC的優(yōu)勢。本文第二部分將討論TDD LTE頻段34和39（亦分別稱(chēng)為頻段A和頻段F）的實(shí)現和數據分析，并通過(guò)數據分析來(lái)揭示顯示器性能。 傳統雙頻段無(wú)線(xiàn)電接收機 為了迎合客戶(hù)對于雙頻段無(wú)線(xiàn)電的需求，同時(shí)滿(mǎn)足總系統級性能要求，基站設計人員拿出了他們的看家本領(lǐng)：復制兩次無(wú)線(xiàn)電設計，然后每頻段調諧一個(gè)設計。這意味著(zhù)針對客戶(hù)的選擇，設計人員必須將兩個(gè)獨立的無(wú)線(xiàn)電硬件設計調諧至兩個(gè)頻段。 例如，如果需要構建能支持TDD LTE頻段34（頻段A：2010 MHz至2025 MHz）以及頻段39（頻段F：1880 MHz至1920 MHz）1的無(wú)線(xiàn)電接收機，則設計人員就會(huì )打包兩個(gè)無(wú)線(xiàn)電接收機設計。TDD LTE頻段的頻率規劃如圖1所示。 
圖1. TDD LTE頻段34和39的頻率規劃。 設計雙頻段無(wú)線(xiàn)電接收機以支持這些頻段的傳統方法是部署兩個(gè)獨立的接收機鏈路，每頻段一個(gè)。下文圖2顯示了雙頻段無(wú)線(xiàn)電接收機的框圖。2
圖2. 雙頻段無(wú)線(xiàn)電接收機設計的傳統方法。 圖2顯示了雙頻段無(wú)線(xiàn)電的傳統實(shí)現。該方案的實(shí)現成本較高，因為它實(shí)際上是一個(gè)系統中的兩個(gè)無(wú)線(xiàn)電接收機。每一個(gè)處理元件都是重復的，以便支持對應頻段。FPGA資源也是如此。每一個(gè)處理元件都是重復的，以便支持對應頻段，這導致FPGA資源重復，增加系統成本和復雜性，導致功耗上升。就FPGA接口來(lái)說(shuō)，FPGA資源也將是兩倍，以支持兩個(gè)ADC數據流。圖3顯示了FPGA I/O資源要求或雙頻段無(wú)線(xiàn)電接收機系統設計的框圖。該圖同時(shí)顯示了LVDS和JESD204B ADC接口。LVDS數據速率較低，但FPGA需要更高的I/O數。JESD204B接口需要較少的FPGA I/O資源，但通道速率可能更高，因此FPGA也許更為昂貴。
圖3. 傳統雙頻段無(wú)線(xiàn)電接收機的FPGA接口要求。 使用RF采樣(GSPS) ADC的雙頻段無(wú)線(xiàn)電接收機 RF采樣或GSPS ADC能夠提供系統設計靈活性。利用深亞微米工藝技術(shù)，GSPS ADC可以集成數字處理模塊，且相比FPGA以低得多的功耗進(jìn)行特定速度下的數據操作。RF采樣ADC的核心是一個(gè)高帶寬模擬采樣內核，以GHz速度進(jìn)行采樣。模擬內核之后是各種各樣的數字信號處理元件。這些數字下變頻器可以用來(lái)提取相應頻段。針對雙頻段接收機設置的RF采樣ADC內部框圖如圖4所示。DDC除了處理信號，還可降低JESD204B通道數據的通道速率。
圖4. 顯示內部DDC的RF采樣ADC框圖。 加入數字信號處理模塊后，GSPS ADC便可以獨立方便地提供兩個(gè)處理頻段。這對于運營(yíng)商來(lái)說(shuō)是雙贏(yíng)的局面，因為他們可以使用這些RF采樣ADC以高頻率進(jìn)行采樣、使用內部數字下變頻器(DDC)以所需速度處理數據，并以能實(shí)現的（低）數據速率將其發(fā)送至更為廉價(jià)的FPGA（或者現有的ASIC產(chǎn)品）進(jìn)行進(jìn)一步的基帶處理。這些ADC提供高帶寬前端，讓系統設計人員能夠捕捉寬頻率范圍（比如兩個(gè)無(wú)線(xiàn)電頻段）并對其數字化，以便進(jìn)行信號處理。下文圖5顯示了一個(gè)雙頻段接收機系統，使用RF采樣ADC和內部DDC來(lái)提取頻段。顯然，與圖2中的方案進(jìn)行對照后發(fā)現，使用RF采樣ADC的雙頻段接收機在實(shí)現上要簡(jiǎn)單得多。在本方案中，RF向下混頻至高中頻，其寬度為幾百MHz，而不是傳統雙頻段應用的幾十MHz寬度。BPF和VGA級為可選，取決于所需的系統性能等級。
圖5. 使用RF采樣ADC和內部DDC來(lái)提取頻段的雙頻段無(wú)線(xiàn)電接收機。 在雙頻段無(wú)線(xiàn)電系統中使用RF采樣ADC的部分優(yōu)勢如下所述： 更簡(jiǎn)單的前端設計 使用RF采樣ADC的雙頻段無(wú)線(xiàn)電系統設計大幅簡(jiǎn)化了前端網(wǎng)絡(luò )。對于剛接觸的用戶(hù)來(lái)說(shuō)，只需進(jìn)行一次前端設計，而不是兩次（每頻段一次）。這樣可以大幅降低系統板的物料清單。接下來(lái)是AAF（抗混疊濾波器）要求，它是用于兩個(gè)中頻轉換器的帶通濾波器(BPF)——相比用于GSPS ADC的低通濾波器(LPF)而言。這是因為GSPS ADC對輸入信號進(jìn)行過(guò)采樣。3, 4數據過(guò)采樣后，數字下變頻器就能進(jìn)行抽取和濾波。如果頻率規劃使二次和三次諧波落在頻段外，那么就可放寬AAF要求。 更低的系統功耗，更小的尺寸 RF采樣只需一個(gè)前端（如圖5所示），而不是兩個(gè)LNA、兩個(gè)混頻器和兩個(gè)IF ADC（如圖2所示）。從系統級功耗角度來(lái)看，這樣可以大幅降低功耗。較低的系統功耗以及更簡(jiǎn)單的前端設計縮小了系統的尺寸。 更高的FPGA利用率 使用RF采樣ADC來(lái)實(shí)現雙頻段無(wú)線(xiàn)電系統時(shí)，通過(guò)DDC來(lái)提取各頻段。由于DDC抽取數據，因而降低了輸出采樣速率。這使JESD204B接口的配置非常靈活。例如，某個(gè)雙通道ADC以1GSPS速率采樣，并且工作在全帶寬模式，則四個(gè)通道的線(xiàn)路速率計算值為每通道10Gbps。ADI公司的JESD204B轉換器線(xiàn)路速率可以計算如下：
其中 M = 轉換器數（本例中為2） N' = 每個(gè)樣本的轉換器位數（本例中為16） 10/8 = 8B10B 開(kāi)銷(xiāo) FOUT = 輸出采樣速率; 本例中, Decimation_Ratio = 1 針對全帶寬) L = 通道數（本例中為4） 舉例而言，如果同樣的雙通道ADC使用總共4個(gè)DDC的8抽取配置，則ADC可支持很多配置，具體取決于通道數。輸出采樣速率變?yōu)?25 MSPS (1 GSPS ÷ 8)。各種配置如表1所示： 表1
這些靈活的配置為系統設計人員提供了以下選擇自由：使用具有較高通道速率但更佳I/O通道密度使用率的昂貴FPGA，或者使用存在線(xiàn)路速率限制的現有FPGA/ASIC。 結論 GSPS ADC深亞微米硅工藝的出現迎來(lái)了無(wú)線(xiàn)電架構討論與設計的新紀元。GSPS ADC具有高帶寬采樣內核以及數字下變頻器選項，提供重新思考和重新定義無(wú)線(xiàn)電架構的靈活思路，從而滿(mǎn)足消費者不斷增長(cháng)的需要。這些GSPS ADC具有更低的功耗和更小的尺寸，可降低這些無(wú)線(xiàn)電產(chǎn)品的擁有成本。集成JESD204B接口的當代ADC具有靈活的輸出選項，它們并不妨礙系統設計人員使用昂貴的高線(xiàn)路速率FPGA或數字邏輯。 本文第二部分將討論TDD LTE頻段34和39相關(guān)的使用場(chǎng)景，并分析它在采用AD9680的多頻段無(wú)線(xiàn)電接收機中的應用。5 參考電路 1 E-UTRA頻段. 2 Walt Kester. 數據轉換手冊 。ADI公司，2005年。 3 Umesh Jayamohan. "祖父時(shí)代的ADC已成往事：RF采樣ADC給系統設計帶來(lái)諸多好處。"ADI公司，2015年。 4 過(guò)采樣。. 5 AD9680. ADI公司。 作者 Umesh Jayamohan是ADI公司高速轉換器部門(mén)（位于北卡羅來(lái)納州格林斯博羅）的應用工程師，于2010年加入ADI公司。Umesh于1998年獲得印度喀拉拉大學(xué)電氣工程學(xué)士學(xué)位，于2002年獲得美國亞利桑那州立大學(xué)電氣工程碩士學(xué)位。 |
