隨著(zhù)電子技術(shù)的迅速發(fā)展,數字集成電路得到了廣泛的應用,數字芯片已經(jīng)滲透到各個(gè)生產(chǎn)、生活的領(lǐng)域。與之相對應的,各個(gè)領(lǐng)域對數字芯片的性能、穩定性、可靠性也有了更高的要求。數字測試儀作為測試芯片性能最主要的技術(shù)正是在這樣的環(huán)境下迅速發(fā)展起來(lái)。 整個(gè)數字測試儀通常包含了五大部件:電源模塊、通信模塊、參數測量單元、數字測量單元和主控制模塊。其中,參數測量單元和數字測量單元是整個(gè)數字測量?jì)x的核心部件,參數測量單元直接決定著(zhù)整個(gè)系統測試儀的模擬參數測量精度和應用范圍。因此,設計出具備高精度、高速度的參數測量單元的數字測試儀具有很高挑戰性。 本文提出了一種高速度高精度的參數測量單元。該單元應用于數字測試儀,具備16通道選通測試能力和可編程指令集,同時(shí)自帶的PID循環(huán)驗證和Kelvin四線(xiàn)連接技術(shù)可以有效提高整個(gè)模擬參數測量精度,使測量?jì)x在低于50Ω的負載情況下仍能維持不超過(guò)千分之一的測試誤差。 數字測試儀框架 數字測試儀框架如圖1所示,采用Cyclone系列的FPGA作為主控制芯片。該芯片能夠有效控制各種高速并行D/A、A/D進(jìn)行測試;同時(shí)對大量的通道選通繼電器、存儲器陣列、數字信號采集芯片等進(jìn)行準確控制。由圖1可以看出,測試儀的模塊很多,但需要指出的是模擬參數單元占到了整個(gè)面積和成本的三分之一以上,這也顯示了參數測量單元的重要性。 圖1 數字測試儀架構圖 參數測試單元硬件設計 1 測試單元整體架構 參數測試單元如圖2所示,總共包括了三大部分,第一部分參數測試通道主要由各種功能的通道組成,包含了16個(gè)參數測量通道用來(lái)測試芯片的16個(gè)引腳;以及多個(gè)輔助引腳,這些輔助引腳可以輔助Kelvin連接*估傳輸線(xiàn)阻抗和模擬總線(xiàn)交互功能。 這些測試通道由測量單元的第二部分:繼電器陣列組控制。繼電器除了對測試通道進(jìn)行開(kāi)關(guān)控制外,還能夠控制該單元的功能操作和時(shí)序操作,對測試精度有很大的影響。同時(shí),這些繼電器具備可編程功能,能夠根據用戶(hù)需求適時(shí)更改。提高了整個(gè)測試系統的靈活性,有助于系統以后的升級。 最后是信號處理部分,這部分電路主要由高速16位DAC、ADC以及各種運算放大器、儀器放大器以及存儲器構成,主要進(jìn)行各種參數測試、存儲和反饋。 2 高精度信號測量模塊的實(shí)現 要實(shí)現高精度信號測量模塊,必須具有高精度的DAC和ADC轉換芯片,這里采用了TI公司的DAC702和ADI公司的AD976來(lái)進(jìn)行16位精度的信號輸出和回采。測量模塊原理如圖3所示,測試單元搭配了5個(gè)千分之一精度的精密電阻:50Ω、500Ω、50kΩ、500kΩ和5MΩ來(lái)劃分不同的測試范圍。為了保證足夠的測試精度,本測量單元還專(zhuān)門(mén)劃分JDQF和JDQS,使得整個(gè)測試系統具備Kelvin連接要素,可以分別向DUT(待測單元)提供FORCE線(xiàn)、SENCE線(xiàn)、LOW FORCE和LOW SENCE線(xiàn),具備了當負載為小電阻情況下進(jìn)行精確測量的能力。 參數測試單元軟件設計 1 通信協(xié)議 與傳統測試儀不同,該測試儀采用了ALTERA系列的FPGA芯片作為主控制芯片,這意味著(zhù)該測試系統無(wú)法借助MCU核自身的指令系統來(lái)簡(jiǎn)化整個(gè)系統的指令系統。本測試儀的內部指令,全部采用了自定義的指令系統,能夠完整的對系統測試時(shí)的各個(gè)動(dòng)作進(jìn)行操作和切換,同時(shí)可以靈活地根據客戶(hù)需要進(jìn)行各種設計和改進(jìn),不會(huì )因為受限于MCU內核而出現系統瓶頸,在整個(gè)設計中具備了非常強的自主知識產(chǎn)權。 圖3 測量模塊原理圖 整個(gè)測試儀是基于PLX9054芯片進(jìn)行的32位數據的PCI通信。為了協(xié)同整個(gè)測試系統控制,參數測試單元的控制設備采用了32位PCI數據中的24位作為內部總線(xiàn)來(lái)控制各種測試動(dòng)作,實(shí)現控制狀態(tài)的轉換。整個(gè)數據流如圖4所示,每個(gè)數據包包含了24位數據,其中高8位定義為地址碼,用來(lái)解釋整個(gè)系統的各種操作,包含了數字和模擬參數測試的各個(gè)動(dòng)作。低16位為測試數據位,用來(lái)傳輸測試必須的各種數據。 其中,參數測量的指令包含了FVPMU加電壓測量指令,該指令包含了5個(gè)命令地址:0011_1100、0011_1101、0011_1110、0011_1111、0100_0000依次表示測量中選取采樣電阻命令、加壓命令、電流保護命令、上限電流和下限電流保護命令。此外參數測量指令還有類(lèi)似的FIPMU加電流測量指令等各種測量指令。 圖4 數據流格式 之前提到過(guò)為了提高參數測量的精度,采用了兩套精度校對方案分別從代碼校對和硬件控制兩個(gè)方面對測量過(guò)程進(jìn)行監控和校對。代碼校對是根據實(shí)際的測試經(jīng)驗來(lái)提高測試精度。硬件控制則具體分為兩個(gè)器件手冊說(shuō)明,在測試流程中加入校準參數步驟進(jìn)行,第一個(gè)步驟是輸出過(guò)程中加入以比對為基礎的PID算法,將ADC回采的實(shí)際輸出電壓值和根據輸入數據得到的理論輸出值進(jìn)行比較,然后進(jìn)行相應的補償,以保證輸出準確。第二個(gè)步驟是采用Kelvin四線(xiàn)橋接技術(shù),首先控制參數測量單元*估從測試儀輸出端到DUT的傳輸線(xiàn)阻抗,再在后級測試中進(jìn)行屏蔽,從而提高整個(gè)系統的測試精度。具體的測試控制流程如圖5所示。 圖5 參數測試流程 2 測試流程 流程說(shuō)明:測量單元進(jìn)入測量模式,同時(shí)檢測是否得到FIPMU或者FVPMU命令,當檢測到命令時(shí),輸出對應信號,同時(shí)根據PMUSETFILTER命令中的檢測次數,校驗輸出信號。經(jīng)過(guò)規定次數下的校驗無(wú)誤后,開(kāi)啟相關(guān)測試通道進(jìn)行后級測試。后級測試根據Kelvin原理,對測試通道的傳輸阻抗先進(jìn)行預估。根據得到的預估值Z,校對測試電壓并最終得到在該測試通道下的準確模擬參數V1。然后根據同樣的原理,對其他要求的通道進(jìn)行預估,得到相應的阻抗預估值Zn,從而最終得到各個(gè)測量通道的準確測量參數。需要說(shuō)明的一點(diǎn)是由于測試是一個(gè)連續的過(guò)程,因而每個(gè)測量通道阻抗的預估在一整套多芯片的測量中只需要一次。而不必對每個(gè)芯片引腳的測試通道反復預估,這樣可以節約測試時(shí)間和成本。 試驗分析 為了驗證參數測量單元在負載為小電阻情況下的工作情況,筆者在常溫環(huán)境下針對不同阻抗的待測單元,分別用無(wú)校準IC參數測試單元和校準后的參數測試單元進(jìn)行測試比對,測試結果如表1所示:校準后的測量單元借助Kelvin技術(shù)在小電阻測量的優(yōu)勢,能夠在低于50Ω的負載測量中,保持至少提升一個(gè)數量級的測量精度優(yōu)勢。而當電阻提高越多,精度優(yōu)勢就越不明顯。 根據Kelvin技術(shù)的理論可以知道其優(yōu)勢主要在于可以有效*估傳輸線(xiàn)阻抗帶來(lái)的測量誤差。而當傳輸線(xiàn)阻抗一定,負載增大時(shí),傳輸線(xiàn)阻抗造成的壓降占總測試電壓的比例下降,測試精度的提升程度也會(huì )隨之下降。 結束語(yǔ) 針對數字測試中面臨的參數測試要求,本文提出了基于FPGA控制,32位PCI通信同時(shí)具備高精度輸出和采樣芯片的參數測量單元,并對實(shí)現過(guò)程中的具體問(wèn)題進(jìn)行了分析。 |