|
1 引言 數據總線(xiàn)是飛機航電系統中首先運用的數字電子設備之一，MIL-STD-1553B 就是其典型代表，它利用一條屏蔽的雙絞線(xiàn)進(jìn)行帶有時(shí)鐘信息的數據傳輸。1553B 具有高可靠性的特點(diǎn)，它已經(jīng)成為我國航空航天領(lǐng)域廣泛采用的軍用總線(xiàn)標準。由于1553B 總線(xiàn)協(xié)議控制器基本依賴(lài)于進(jìn)口的專(zhuān)用芯片，價(jià)格昂貴，還受到限制，并且這些芯片需要很多外圍的硬件電路配合工作，如果完成整個(gè)總線(xiàn)接口板的設計，還需要單獨的MCU，集成度不高，這樣就在某種程度上限制了設計能力。隨著(zhù)嵌入式技術(shù)的發(fā)展，可編程片上系統設計(System on aProgrammable Chip,SOPC)技術(shù)已經(jīng)在很多領(lǐng)域得到實(shí)際應用。本文采用SOPC 技術(shù)，以Xilinx 公司的Virtex-II Pro FPGA 為核心，實(shí)現1553B 總線(xiàn)傳輸協(xié)議的接口邏輯設計。 2 1553B 數據總線(xiàn)傳輸協(xié)議簡(jiǎn)介 現在廣泛采用的 1553B 標準是根據1973 年軍標1553 原版基礎上發(fā)展而來(lái)的。1553B是一種集中控制式、飛機內部時(shí)分指令/響應型多路串行數據總線(xiàn)標準，具有高可靠性和靈活性，已經(jīng)成為現代航空機載系統設備互聯(lián)的關(guān)鍵技術(shù)，廣泛應用于飛機、艦船等武器平臺上。1553B 數據總線(xiàn)的傳輸速率為1Mbps，協(xié)議規定3 種字：命令字、數據字和狀態(tài)字。字的長(cháng)度為20 個(gè)bit，且由3 部分組成：同步頭(3bit),消息塊(16bit)和奇偶位(1bit)。信息量最大長(cháng)度為32 個(gè)字�？偩�(xiàn)系統由一個(gè)總線(xiàn)控制器(BC)與不多于31 個(gè)的遠程終端(RT)組成，有時(shí)系統中還可以加入總線(xiàn).(MT)，由于終端類(lèi)型的不同，可辨別出命令字和狀態(tài)字，命令字由BC 發(fā)出，而狀態(tài)字則由RT 發(fā)出�？偩�(xiàn)上傳輸的信息格式主要有BC 到RT，RT到BC，RT 到RT，廣播方式和系統控制方式。 3 系統結構及功能 系統采用 Xilinx 公司的Virtex-II Pro XC2VP30 FPGA 為核心，其內部帶有2 個(gè)PowerPC405 處理器核�？偩�(xiàn)接口協(xié)議實(shí)現是基于Xilinx Virtex-II Pro 開(kāi)發(fā)系統平臺的，Virtex-II Pro開(kāi)發(fā)平臺是整個(gè)系統的核心，可以快速的搭建1553B 總線(xiàn)實(shí)現平臺。系統的硬件平臺主要由Virtex-II Pro 開(kāi)發(fā)板、總線(xiàn)轉換器、總線(xiàn)終端設備和PC 機構成，系統結構如圖1 所示。 在系統的開(kāi)發(fā)中，為了提高開(kāi)發(fā)效率，同時(shí)系統主要驗證的就是1553B 總線(xiàn)協(xié)議模塊，因此可以充分利用Xilinx 公司的Virtex-II Pro 開(kāi)發(fā)板。開(kāi)發(fā)板上具有豐富的資源，主要包括：XC2VP30 芯片、SDRAM(可以擴展到2GB)、高速SelectMAP FPGA 配置PROM、RS232 串口、嵌入平臺的USB 配置端口、高速系統擴展接口(與FPGA 的I/O 管腳相連)并可選擇差分或單端模式、PS2 接口、AC97 音頻接口、板上10/100M 以太網(wǎng)設備等等。這些豐富的板上資源為1553B 總線(xiàn)協(xié)議邏輯的開(kāi)發(fā)提供了支持。 1553B 總線(xiàn)協(xié)議開(kāi)發(fā)主要在FPGA 芯片中開(kāi)發(fā)，因此FPGA 本身性能的好壞將影響系統的開(kāi)發(fā)。XC2VP30 內部具有兩個(gè)PowerPC 405 處理器核、13969 個(gè)Slices、分布式RAM 為428Kb、136 個(gè)乘法器單元、塊RAM 為2448Kb、8 個(gè)DCM、8 個(gè)多吉比特收發(fā)器。由此可見(jiàn)，系統選用的FPGA 完全可以滿(mǎn)足1553B 總線(xiàn)邏輯開(kāi)發(fā)的需求�；赬ilinx 公司的Virtex-IIPro 開(kāi)發(fā)板搭建起來(lái)的1553B 總線(xiàn)開(kāi)發(fā)平臺共分為4 個(gè)部分。其中各部分的功能說(shuō)明如下：Virtex-II Pro 開(kāi)發(fā)板：主要完成與PC 機通信功能，接收或向總線(xiàn)終端設備發(fā)送數據并將其轉換成1553B 總線(xiàn)協(xié)議格式。 PC 機：系統通過(guò)PC 機對整個(gè)系統運行進(jìn)行控制，如開(kāi)始、運行、結束等命令都是通過(guò)PC 機由串口發(fā)送給開(kāi)發(fā)板。 總線(xiàn)終端設備：采用單片機作為總線(xiàn)終端設備的核心，它與 FPGA 采用8 位并行數據總線(xiàn)進(jìn)行數據傳遞。由總線(xiàn)終端設備向開(kāi)發(fā)板發(fā)送數據，通過(guò)1553B 總線(xiàn)協(xié)議模塊轉換成協(xié)議格式，同時(shí)1553B 總線(xiàn)協(xié)議模塊也可以接收來(lái)自總線(xiàn)的數據，并將其轉換成總線(xiàn)終端設備可以接收的數據格式，總線(xiàn)終端設備通過(guò)判斷發(fā)送數據與接收數據，可以確定 1553B 總線(xiàn)協(xié)議轉換模塊的有效性。 總線(xiàn)轉換器：由于 1553B 總線(xiàn)上傳輸的是雙極性的差分信號，因此，開(kāi)發(fā)板在收發(fā)數據時(shí)首先要進(jìn)行電平轉換以及相應的調制解調，總線(xiàn)轉換器就是完成這部分功能的。 4 1553B 總線(xiàn)接口邏輯的SOPC 設計 SOPC 的開(kāi)發(fā)過(guò)程與傳統的嵌入式系統設計不同，可以分為硬件開(kāi)發(fā)和軟件開(kāi)發(fā)兩個(gè)流程。Xilinx 公司的嵌入式開(kāi)發(fā)工具EDK(Embeded Development Kit)SOPC 開(kāi)發(fā)套件，可以進(jìn)行Power PC 硬核嵌入式微處理器的開(kāi)發(fā)工作，使用靈活方便，帶有豐富的IP 資源，是目前性能比較優(yōu)異的嵌入式微處理器開(kāi)發(fā)工具，系統設計中使用的為EDK8.2 版本。應用EDK開(kāi)發(fā)SOPC 系統過(guò)程中可以與ISE(Integrated Software Environment)軟件配合使用，ISE 是Xilinx 公司FPGA/CPLD 的集成開(kāi)發(fā)環(huán)境，該軟件環(huán)境集成了FPGA 的整個(gè)開(kāi)發(fā)過(guò)程所用到的工具。在本文1553B 總線(xiàn)接口邏輯的設計過(guò)程中，對于1553B 的編碼、解碼等核心模塊，就是在ISE 環(huán)境下利用Verilog HDL 編寫(xiě)并調試通過(guò)，然后通過(guò)EDK 嵌入到系統當中的。 4.1 編碼/解碼模塊 曼徹斯*編碼/解碼是1553B 總線(xiàn)接口重要的組成部分，曼徹斯*編解碼模塊設計的好壞直接影響總線(xiàn)接口的性能。系統編碼模塊完成的是曼徹斯*的編碼及解碼，并檢測錯誤。它能夠接收具有有效同步字頭的曼徹斯*，并進(jìn)行譯碼，以及識別其類(lèi)型和串并轉換、奇偶校驗等；編碼模塊能將處理器輸出的并行二進(jìn)制數據進(jìn)行曼徹斯*編碼，再加上同步字頭及奇偶位，從而滿(mǎn)足符合1553B 標準的字進(jìn)行輸出。 曼徹斯*是一種廣泛應用于航空電子綜合系統中的總線(xiàn)數據傳輸的雙極性碼。它在每個(gè)碼位中點(diǎn)存在一個(gè)跳變，1 信號是一個(gè)由1 到0 的負跳沿，而0 信號是由0 到1 的正跳沿。在MIL-STD-1553B 協(xié)議中其數據格式如圖2 所示。 在系統的編碼/解碼模塊設計中采用同步設計的方法，這樣，所有的觸發(fā)器都由一個(gè)公共時(shí)鐘信號來(lái)同步。因此，可以很好的解決毛刺和一些競爭與冒險。 編碼模塊主要分為三個(gè)部分，分別為檢測編碼周期是否開(kāi)始并產(chǎn)生同步字頭、串并轉換并產(chǎn)生奇偶校驗位、對數據和奇偶校驗位進(jìn)行編碼。下面給出了部分編碼模塊的源代碼： always @(posedge enc_clk or negedge rst_n)//檢測編碼周期開(kāi)始,根據字型確定同步頭 begin if (!rst_n) sync_bits else if (tx_csw) sync_bits else if (tx_dw) sync_bits else sync_bits end 解碼模塊也可以分為三個(gè)部分，分別為同步字頭檢測、數據解碼、串并轉換與奇偶校驗。 這個(gè)過(guò)程與編碼模塊是類(lèi)似的。 4.2 消息處理模塊 消息處理模塊主要是接收來(lái)自 PC 機的命令，并且將運行結果上傳到PC 機。為了能夠快速完成系統的開(kāi)發(fā)，采用EDK 自帶的串口控制器IP Core。由于在Virtex-II Pro 開(kāi)發(fā)板上面已經(jīng)設計了與PC 機相連的RS232 串口，并且配有標準的DB-9 接口，因此只需要通過(guò)IPCore 16450-UART 控制器接收和發(fā)送數據即可實(shí)現系統與PC 機的消息處理功能。 4.3 PC 機和終端機程序設計 系統整個(gè)運行過(guò)程是，通過(guò)PC 機上的應用程序控制FPGA 是否開(kāi)始工作，如果FPGA開(kāi)始工作，則接收終端設備單片機發(fā)送來(lái)的并行數據，并根據用戶(hù)邏輯對數據進(jìn)行解析，并將數據送往編碼模塊，編碼后的數據經(jīng)過(guò)總線(xiàn)轉換器送到1553B 總線(xiàn)上，通過(guò)測試儀器接收分析。同時(shí)，FPGA 也可以接收來(lái)自總線(xiàn)上的數據，在解碼模塊的作用下，完成同步字頭檢測、數據解碼、串并轉換以及奇偶校驗等處理，然后根據用戶(hù)邏輯對數據進(jìn)行封裝并送給終端設備，終端設備接收到數據進(jìn)行存儲，并連同原始發(fā)送數據一起通過(guò)FPGA 上傳到PC機，以便對數據的正確性進(jìn)行判斷與驗證。對于PC 機程序在VC6.0 環(huán)境下采用C++語(yǔ)言開(kāi)發(fā)；終端設備單片機程序在Keil 編程環(huán)境，采用c51 語(yǔ)言開(kāi)發(fā)。由于PC 機和單片機程序只是為了驗證基于SOPC 開(kāi)發(fā)的1553B 接口邏輯，不是本文論述重點(diǎn)，這里不過(guò)多贅述。 5 測試結果及結論 本文采用基于 SOPC 的設計方法，完成了MIL-STD-1553B .接口邏輯的開(kāi)發(fā)，并且通過(guò)儀器對系統進(jìn)行了測試。圖3 是通過(guò)Tektronix 公司的TDS3032B 型示波器測得的系統輸出的數據波形。測試結果表明，系統能夠正確的接收和發(fā)送符合1553B 總線(xiàn)接口協(xié)議的數據，工作穩定可靠。 本文作者創(chuàng )新點(diǎn)：將 SOPC 技術(shù)應用于1553B 總線(xiàn)接口邏輯的開(kāi)發(fā)中，使系統設計簡(jiǎn)單，配置更靈活，易于擴展，從而擺脫了1553B 總線(xiàn)控制器依賴(lài)于國外進(jìn)口芯片的束縛，具有良好的軍事和經(jīng)濟效益。初步預測項目經(jīng)濟效益約為300 萬(wàn)元。 |
