|
1 引言 在微弱信號檢測方法中，常需要使直流量經(jīng)光電調制后轉變?yōu)榻涣餍盘栠M(jìn)行測量，以扣除背景噪聲來(lái)提高系統信噪比。星載紫外遙感儀器同樣采用了壓頻轉換和調制解調實(shí)時(shí)扣除背景噪聲、零點(diǎn)飄移的方案，但其原有實(shí)現背景噪聲扣除功能的單元在與MCU接口及軟件控制上稍顯繁瑣，而且布線(xiàn)面積較大。如能將背景噪聲扣除功能設計成為具有通用接口和易操作的專(zhuān)用集成電路，對該儀器的升級換代有積極的意義。 硬件描述語(yǔ)言VerilogHDL 提供了是一種在廣泛的抽象層次上描述數字系統的方式，以其C語(yǔ)言風(fēng)格，容易掌握等特點(diǎn)贏(yíng)得了眾多硬件設計師的青睞。通過(guò)軟件編程來(lái)實(shí)現硬件功能后，下載到FPGA或CPLD大規�？删幊踢壿嬈骷�，能將電路板級產(chǎn)品集成為芯片級產(chǎn)品。 為此，本文使用VerilogHDL進(jìn)行編程，采用自頂向下的設計方法，經(jīng)仿真驗證和綜合后，得到了具有通用接口和軟件易于操作的背景噪聲電路，彌補了原有單元的不足，取得了較好結果。 2 背景噪聲扣除電路原理 紫外光譜遙感儀器電控部分由斬光器，精密高壓電源及光電倍增管，單片機控制單元，同步累加解調單元，前置低噪聲放大器，壓頻轉換組成。其中斬光器將空間輻射光斬切成為交替的“信號+背景”和“背景”的光信號，使得光電倍增管輸出的信號如圖1所示。調制后的信號放大后，經(jīng)壓頻轉化后變?yōu)轭l率信號，通過(guò)同步累加單元的處理。同步累加解調單元采用四片四位二進(jìn)制加減計數器SN54HC193進(jìn)位位相連組成16位加減計數器，并配以邏輯門(mén)電路組成實(shí)現的。背景噪聲的扣除功能是依靠16位加減計數器由時(shí)序控制，在通光狀態(tài)下加計數，在遮光狀態(tài)下減計數，經(jīng)多周期計數實(shí)現。 圖1經(jīng)斬光器調制后由光電倍增管輸出的信號 背景噪聲扣除原理簡(jiǎn)單，但時(shí)序控制較繁瑣。原有電路因布線(xiàn)面積和硬件芯片不易過(guò)多等諸多考慮，計數周期及啟�？刂撇捎密浖䞍纱沃袛嘣O置來(lái)實(shí)現。如圖2所示第一次為中斷本文課題來(lái)源于國家自然科學(xué)基金資助項目項目批準號：60538020為啟動(dòng)計數，查詢(xún)到斬光器信號第一個(gè)上升沿時(shí)進(jìn)入，設置好計數周期后再次啟動(dòng)MCU片內計數器，以保證準確的查詢(xún)到第一個(gè)上升沿時(shí)啟動(dòng)計數器。第二次為停止中斷，采集計數周期溢出后停止計數。 圖2 軟件控制采集計數啟停流程圖 (a) MCU查詢(xún)計數完成流程圖 (b)中斷執行計數器的啟�？刂屏鞒虉D 易見(jiàn)原背景噪聲扣除功能單元需要與MCU接口的數據線(xiàn)較多，需16條，且因不同微處理器片內資源不同，軟件操作可能會(huì )更繁瑣，可移植性不強。 綜上，如果將背景噪聲扣除功能單元設計成一個(gè)8位數據總線(xiàn)接口，高低字節分時(shí)復用，能對16位二進(jìn)制數預置數和計數周期進(jìn)行設置，操作上僅由MCU給出啟動(dòng)信號后，等查詢(xún)完成信號便可讀取計數結果的電路，則可大大減少線(xiàn)路板面積，使接口更簡(jiǎn)單，提高可操作性和移植性。 3 背景噪聲扣除電路的VerilgHDL設計 依據自頂向下設計思想和自底向上的實(shí)現方法，背景噪聲扣除電路的可劃分為主模塊(backnoise_deduct)，16位二進(jìn)制加減計數模塊(bit16addsub)，采集控制模塊(Ctrol)，讀寫(xiě)接口模塊(Addselec)四個(gè)模塊。 主模塊負責調用其它三個(gè)模塊，并將輸入輸出接口進(jìn)行連接。16位二進(jìn)制加減計數模塊負責在信號脈沖到來(lái)時(shí)，對給定的預置數在調制周期的高電平時(shí)加計數，在低電平時(shí)減計數。采集控制模塊負責當MCU給出允許計數命令后，自動(dòng)查詢(xún)調制頻率的第一個(gè)上升沿啟動(dòng)計數，在計數周期達到后停止計數，完成計數后通知MCU。讀寫(xiě)接口模塊負責與MCU接口，接收儲存計數周期（斬光器信號或調制信號的周期數）和16位的預置數，并將最后計數結果返回MCU。 主模塊的外部接口如圖3所示。FREQU1， FREQU2為采樣頻率輸入1和2；CHOP_IN斬光器或調制頻率輸入，CLR為清零信號，高電平有效；cpu_alw為MCU發(fā)出的允許信號，高電平有效；stopsign是采集完成信號，高電平為完成；WD,RD,CS為是寫(xiě)、讀、片選信號；DB為8位雙向數據總線(xiàn)；a2_0為3線(xiàn)片內寄存器地址譯碼選擇接口。 圖3 背景噪聲扣除主模塊綜合生成原理圖的外部接口 16位二進(jìn)制加減計數模塊(bit16addsub)是背景扣除電路的具體實(shí)現單元，代碼如下所示。 module bit16addsub( input wire FREQU,//采樣頻率輸入 input wire CHOP_IN,//斬光器輸入 input EN,//啟�？刂� input wire CLR,//請零 input wire [15:0] STA_NUM,//初始數值 output reg[15:0] result_num //計數結果輸出 ); always @(posedge FREQU or posedge CLR)//對采集信號和清零信號敏感 begin if(CLR==1)//清零 result_numelse if(EN==1&&CHOP_IN==1&&FREQU==1) result_numelse if(CHOP_IN==0&&EN==1&&FREQU==1) result_numend endmodule 采集控制模塊(Ctrol)是整個(gè)設計的時(shí)序控制核心，它輸出的ctrol與16位二進(jìn)制加減計數模塊(bit16addsub)的EN向連接便可實(shí)現自動(dòng)控制計數的啟動(dòng)，待計數周期溢出時(shí)停止，計數完成后由stopsign后給出高電平信號通知MCU。其完整代碼如下： module Ctrol(input wire reset, //復位信號 input wire cpu_alw, //MCU允許信號 input wire chop_in, //斬光器輸入計數 input wire [16:0] status_in, //計數周期數值 output reg ctrol, //加減計數器的啟�？刂菩盘� output reg stopsign //計數完成信號 ); reg [16:0]num_count;//內部計數周期寄存器 always @(posedge reset or posedge chop_in) begin if(reset)//復位 begin num_countctrolstopsignend else if(chop_in==1&&cpu_alw==1)//允許計數 begin if(num_count>0) //采集未完成 begin ctrolnum_countend else begin ctrolstopsignend end end endmodule 讀寫(xiě)接口模塊(Addselec)在編程時(shí)采用通用的雙向數據總線(xiàn)輸入輸出方法，經(jīng)過(guò)a2_0的3線(xiàn)譯碼選擇寄存器地址，可對計數周期和預置數進(jìn)行賦值，并可讀出最后計數結果。表1給出了譯碼對應的寄存器地址。 表1 a2_0譯碼選擇真值表 圖4給出了使用ModelSim 軟件對寫(xiě)信號有效的仿真波形，顯示最后計數周期低、高8位寫(xiě)入的數值為00000101、00000000，預置數低、高8位數值為00000011、00000000。 圖4 計數周期和預置數在總線(xiàn)寫(xiě)入時(shí)的波形仿真結果 4 背景噪聲扣除電路與MCU接口及軟件操作 圖5背景噪聲扣除電路的軟件操作流程 采用上述設計的集成背景噪聲扣除電路在與MCU接口時(shí)十分方便。以MCS51系列單片機8051為例，最簡(jiǎn)單的連接方式為采用P1口與CLR、cpu_alw、stop_sign相連接，址線(xiàn)與CS、a2_0連接(可據電路規模設置片選方式)，數據線(xiàn)、讀寫(xiě)正常連接即可。軟件操作不需要中斷，操作流程如圖5所示。更簡(jiǎn)單的做法是在系統初始化時(shí)將預置數和計數周期賦值為固定值即可。 5 結束語(yǔ) 本文介紹了采用計數器與門(mén)電路組成的背景噪聲扣除電路的實(shí)現原理和工作方式，并分析了其局限性，然后提出了一種基于VerilogHDL 語(yǔ)言的背景噪聲扣除電路的設計，使電路接口更為簡(jiǎn)單，軟件更易操作，增強了移植性。該設計已經(jīng)應用于在研的紫外遙感儀器中，為儀器的更新?lián)Q代提供了技術(shù)支持。本文以通用性和簡(jiǎn)便性出發(fā)設計的背景噪聲扣除電路的設計，將適用于以光電調制微弱直流量轉換為交流信號測量的方案。 本文作者創(chuàng )新點(diǎn):針對原有背景噪聲扣除功能單元的局限性，用VerilogHDL語(yǔ)言設計出了接口方便、易操作的背景噪聲扣除電路，使其有具備了較強的通用性和適用性。 |
