|
1 概述 隨著(zhù)FPGA容量的增大，FPGA的設計日益復雜，設計調試成為一個(gè)很繁重的任務(wù)。為了使得設計盡快投入市場(chǎng)，設計人員需要一種簡(jiǎn)易有效的測試工具，以盡可能的縮短測試時(shí)間。傳統的邏輯分析儀在測試復雜的FPGA設計時(shí)，將會(huì )面臨以下幾點(diǎn)問(wèn)題：1）缺少空余I/O引腳。設計中器件的選擇依據設計規模而定，通常所選器件的I/O引腳數目和設計的需求是恰好匹配的。2）I/O引腳難以引出。設計者為減小電路板的面積，大都采用細間距工藝技術(shù)，在不改變PCB板布線(xiàn)的情況下引出I/O引腳非常困難。3）外接邏輯分析儀有改變FPGA設計中信號原來(lái)狀態(tài)的可能，因此難以保證信號的正確性。4）傳統的邏輯分析儀價(jià)格昂貴，將會(huì )加重設計方的經(jīng)濟負擔。 伴隨著(zhù)EDA工具的快速發(fā)展，一種新的調試工具Quartus II 中的SignalTap II 滿(mǎn)足了FPGA開(kāi)發(fā)中硬件調試的要求，它具有無(wú)干擾、便于升級、使用簡(jiǎn)單、價(jià)格低廉等特點(diǎn)。本文將介紹SignalTap II邏輯分析儀的主要特點(diǎn)和使用流程，并以一個(gè)實(shí)例介紹該分析儀具體的操作方法和步驟。 2 SignalTap II的特點(diǎn)及使用 SignalTap II嵌入邏輯分析儀集成到Quartus II設計軟件中，能夠捕獲和顯示可編程單芯片系統（SOPC）設計中實(shí)時(shí)信號的狀態(tài)，這樣開(kāi)發(fā)者就可以在整個(gè)設計過(guò)程中以系統級的速度觀(guān)察硬件和軟件的交互作用。它支持多達1024個(gè)通道，采樣深度高達128Kb，每個(gè)分析儀均有10級觸發(fā)輸入/輸出，從而增加了采樣的精度。SignalTap II為設計者提供了業(yè)界領(lǐng)先的SOPC設計的實(shí)時(shí)可視性，能夠大大減少驗證過(guò)程中所花費的時(shí)間。目前SignalTap II邏輯分析儀支持的器件系列包括：APEXT II, APEX20KE, APEX20KC, APEX20K, Cyclone, Excalibur, Mercury, Stratix GX, Stratix。 SignalTap II將邏輯分析模塊嵌入到FPGA中，如圖1所示。邏輯分析模塊對待測節點(diǎn)的數據進(jìn)行捕獲，數據通過(guò)JTAG接口從FPGA傳送到Quartus II軟件中顯示。使用SignalTap II無(wú)需額外的邏輯分析設備，只需將一根JTAG接口的下載電纜連接到要調試的FPGA器件。SignalTap II對FPGA的引腳和內部的連線(xiàn)信號進(jìn)行捕獲后，將數據存儲在一定的RAM塊中。因此，需要用于捕獲的采樣時(shí)鐘信號和保存被測信號的一定點(diǎn)數的RAM塊。 使用SignalTap II的一般流程是：設計人員在完成設計并編譯工程后，建立SignalTap II (.stp)文件并加入工程、配置STP文件、編譯并下載設計到FPGA、在Quartus II軟件中顯示被測信號的波形、在測試完畢后將該邏輯分析儀從項目中刪除。以下描述設置 SignalTap II 文件的基本流程： 1．設置采樣時(shí)鐘。采樣時(shí)鐘決定了顯示信號波形的分辨率，它的頻率要大于被測信號的最高頻率，否則無(wú)法正確反映被測信號波形的變化。SignalTap II在時(shí)鐘上升沿將被測信號存儲到緩存。 2．設置被測信號�？梢允褂肗ode Finder 中的 SignalTap II 濾波器查找所有預綜合和布局布線(xiàn)后的SignalTap II 節點(diǎn)，添加要觀(guān)察的信號。邏輯分析器不可測試的信號包括：邏輯單元的進(jìn)位信號、PLL的時(shí)鐘輸出、JTAG引腳信號、LVDS（低壓差分）信號。 3．配置采樣深度、確定RAM的大小。SignalTap II所能顯示的被測信號波形的時(shí)間長(cháng)度為T(mén)x，計算公式如下： --- Tx="N"×Ts --- N為緩存中存儲的采樣點(diǎn)數，Ts為采樣時(shí)鐘的周期。 4．設置buffer acquisition mode。buffer acquisition mode包括循環(huán)采樣存儲、連續存儲兩種模式。循環(huán)采樣存儲也就是分段存儲，將整個(gè)緩存分成多個(gè)片段(segment)，每當觸發(fā)條件滿(mǎn)足時(shí)就捕獲一段數據。該功能可以去掉無(wú)關(guān)的數據，使采樣緩存的使用更加靈活。 5．觸發(fā)級別。SignalTap II支持多觸發(fā)級的觸發(fā)方式，最多可支持10級觸發(fā)。 6．觸發(fā)條件�？梢栽O定復雜的觸發(fā)條件用來(lái)捕獲相應的數據，以協(xié)助調試設計。當觸發(fā)條件滿(mǎn)足時(shí)，在signalTap時(shí)鐘的上升沿采樣被測信號。 完成STP設置后，將STP文件同原有的設計下載到FPGA中，在Quartus II中SignalTap II窗口下查看邏輯分析儀捕獲結果。SignalTap II可將數據通過(guò)多余的I/O引腳輸出，以供外設的邏輯分析器使用；或輸出為csv、tbl、vcd、vwf文件格式以供第三方仿真工具使用。 3 實(shí)例分析 本文以一個(gè)ADC0809器件的采樣控制器作為實(shí)例，具體說(shuō)明如何用SignalTap II 來(lái)進(jìn)行FPGA設計的驗證。使用Altera公司的器件Cyclone系列FPGA- EP1C12Q240C8，該器件支持SignalTap II 嵌入式邏輯分析儀的使用。 FPGA的設計結構如圖2所示。數字倍頻器的倍頻輸出提供ADC控制器的采樣觸發(fā)脈沖。A/D轉換器ADC0809的操作時(shí)序見(jiàn)數據手冊，根據其操作時(shí)序，ADC控制器來(lái)實(shí)現ADC0809的數據采集操作，采樣的時(shí)機由倍頻器來(lái)控制�？刂破髅靠刂仆瓿梢淮尾蓸硬僮�，則停止等待下一個(gè)觸發(fā)脈沖的到來(lái)。倍頻器每輸出一個(gè)低電平脈沖，ADC采樣控制器的狀態(tài)機進(jìn)行一次采樣操作。在倍頻器的觸發(fā)控制下，完成被測信號一個(gè)基波周期N個(gè)點(diǎn)的等間隔采樣，同時(shí)數字倍頻器跟蹤輸入信號的頻率的變化，盡可能地保持N個(gè)點(diǎn)的采樣寬度正好為被測信號一個(gè)周波的寬度。 測試項目是基于FPGA的AD采樣控制器，它是用狀態(tài)機控制的周期性的重復事件，一次采樣操作完成后等待采樣脈沖、開(kāi)始下一次的采樣。針對待測項目的周期性， 在STP文件中將buffer acquisition mode分別設為連續存儲和循環(huán)采樣存儲兩種模式進(jìn)行驗證。連續存儲方式記錄采樣操作的連續過(guò)程，而在循環(huán)采樣存儲方式下SignalTap II記錄多次采樣時(shí)刻數據。 按照上述SignalTap II的使用步驟，在編譯后的工程中添加STP文件，并對文件進(jìn)行設置，如圖3所示。如1處設置采樣時(shí)鐘ct，系統時(shí)鐘的16分頻。2處添加測試信號，包括待測模塊輸出的AD采樣控制信號和狀態(tài)機的狀態(tài)等。3處是采樣深度的設置，設為512。在4處的設置確定了在clko時(shí)鐘的上升沿觸發(fā)邏輯分析儀。在連續存儲模式下設置buffer acquisition mode為Circular前觸發(fā)位置。在分段存儲模式下設置為Sigmented 512 1 bit segments，表示將存儲區劃分成512個(gè)段，每段1個(gè)位的存儲深度。存儲模式的設置如圖中6所示。另外，使用Mnemonic Table將狀態(tài)機的7個(gè)狀態(tài)標示為直觀(guān)名稱(chēng)。 首先將STP文件設置成連續存儲模式，并將該文件連同工程一起下載到FPGA中。在連續存儲模式下，SignalTap II在clko時(shí)鐘的上升沿連續采樣直到采樣點(diǎn)數達到512個(gè)。這樣，SignalTap II記錄了一次采樣過(guò)程的所有數據，捕獲結果如圖4所示，從中可以看到FPGA控制ADC0809轉換的時(shí)序波形。 將圖3所示步驟6中的Buffer acquisition node改為Segmented方式，設其值為256 1 bit segments，并將修改后的STP文件連同工程重新下載到FPGA中。和單次觸發(fā)相同的是邏輯分析儀在A(yíng)DC0809采樣時(shí)鐘上升沿時(shí)觸發(fā)邏輯分析儀，不同的是因為每一段只有1bit的存儲深度，因此捕獲1位數據后邏輯分析儀停止，等待下一次滿(mǎn)足觸發(fā)信號再次啟動(dòng)，一共啟動(dòng)256次。在波形顯示窗口，設顯示格式為L(cháng)ine Chart，這樣結果就直觀(guān)的顯示為連續的波形。分片采樣，可觀(guān)察同步采樣的結果，圖5是連續采樣256個(gè)點(diǎn)的結果波形。 4 結論 SignalTap II 嵌入式邏輯分析器，提供了芯片測試的一個(gè)很好的途徑。通過(guò)SignalTap II 測試芯片無(wú)需外接專(zhuān)用儀器，它在器件內部捕獲節點(diǎn)進(jìn)行分析和判斷系統故障。本文通過(guò)對Cyclone EP1C12器件的實(shí)驗證實(shí)該測試手段大大提高系統的調試能力，具有很好的效果。 |
